《2012《計(jì)算機(jī)原理》復(fù)習(xí)提綱與試題.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《2012《計(jì)算機(jī)原理》復(fù)習(xí)提綱與試題.ppt（41頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。
1、計(jì)算機(jī)組成原理,復(fù)習(xí)提綱 2012.06,第1章 概論,了解部分 存儲(chǔ)程序的概念 系列機(jī)和軟件兼容的概念 計(jì)算機(jī)系統(tǒng)的多層次結(jié)構(gòu) 實(shí)際機(jī)器與虛擬機(jī)器的概念 理解部分 五大基本部件的功能 總線概念和總線的結(jié)構(gòu) 硬件與軟件的關(guān)系 計(jì)算機(jī)中主要性能指標(biāo) 基本字長(zhǎng)、數(shù)據(jù)通路寬度、存儲(chǔ)容量、運(yùn)算速度 掌握CPU和主機(jī)這兩個(gè)術(shù)語(yǔ)的含義,第2章 數(shù)據(jù)的機(jī)器層次表示,了解部分 無(wú)符號(hào)數(shù)與帶符號(hào)數(shù)的區(qū)別 真值和機(jī)器數(shù)的概念 循環(huán)冗余校驗(yàn)碼 理解部分 定點(diǎn)數(shù)的表示 浮點(diǎn)數(shù)的表示及規(guī)格化浮點(diǎn)數(shù)的概念 IEEE 754 浮點(diǎn)數(shù)標(biāo)準(zhǔn) 常見的字符編碼方法（ASCII碼） 8421BCD碼及與二、十進(jìn)制的轉(zhuǎn)換,第2章 數(shù)據(jù)
2、的機(jī)器層次表示,掌握部分 原碼、補(bǔ)碼、反碼表示法及轉(zhuǎn)換 定點(diǎn)數(shù)的表示范圍 浮點(diǎn)數(shù)的表示范圍 漢字國(guó)標(biāo)碼、區(qū)位碼、機(jī)內(nèi)碼及轉(zhuǎn)換 8421BCD碼的特點(diǎn) 奇偶校驗(yàn)碼、海明碼檢錯(cuò)的原理,第3章 指令系統(tǒng),了解部分 指令的基本格式 數(shù)據(jù)尋址的最終目的 CISC和RISC的基本概念 理解部分 定長(zhǎng)操作碼、擴(kuò)展操作碼指令的特點(diǎn) 指令中地址碼的位數(shù)與主存容量、最小尋址單位的關(guān)系 常見尋址方式的特點(diǎn) 立即尋址、直接尋址、寄存器尋址、間接尋址、寄存器尋址、變址尋址、相對(duì)尋址,第3章 指令系統(tǒng),掌握部分 擴(kuò)展操作碼指令的格式設(shè)計(jì) 直接尋址、間接尋址、寄存器尋址、變址尋址、相對(duì)尋址中有效地址EA的計(jì)算 進(jìn)棧、出棧時(shí)
3、棧指針的修改和數(shù)據(jù)的壓入和彈出,第4章 數(shù)值的機(jī)器運(yùn)算,了解部分 常見的舍入操作方法 溢出產(chǎn)生的原因 運(yùn)算器的基本結(jié)構(gòu) 理解部分 進(jìn)位產(chǎn)生和進(jìn)位傳遞的概念 原碼一位乘法、補(bǔ)碼乘法運(yùn)算方法 浮點(diǎn)加、減法運(yùn)算方法 補(bǔ)碼的左移、右移運(yùn)算方法,第4章 數(shù)值的機(jī)器運(yùn)算,掌握部分 并行加法器不同進(jìn)位方法的特點(diǎn)與區(qū)別 定點(diǎn)加、減法運(yùn)算方法 3種溢出檢測(cè)方法 補(bǔ)碼一位乘法 補(bǔ)碼加減交替除法運(yùn)算方法,第5章 存儲(chǔ)系統(tǒng)與結(jié)構(gòu),了解部分 存儲(chǔ)器的各種分類方法 存儲(chǔ)系統(tǒng)的兩個(gè)層次：cache主存層次、主輔層次 主存儲(chǔ)器的基本結(jié)構(gòu) SRAM和SRAM的特點(diǎn)、區(qū)別 并行交叉存儲(chǔ)技術(shù) 虛擬存儲(chǔ)器的概念,第5章 存儲(chǔ)系統(tǒng)與結(jié)
4、構(gòu),理解部分 主存儲(chǔ)器有關(guān)術(shù)語(yǔ)：位、存儲(chǔ)字、存儲(chǔ)單元、存儲(chǔ)體 主存儲(chǔ)器的主要技術(shù)指標(biāo) ROM的分類 主存儲(chǔ)器和CPU的讀寫操作（微操作序列） 掌握部分 主存儲(chǔ)器容量的各種擴(kuò)展方法，存儲(chǔ)芯片的地址分配和片選信號(hào)的產(chǎn)生，主存儲(chǔ)器擴(kuò)展的邏輯圖,第6章 中央處理器,了解部分 控制器的基本組成 微程序設(shè)計(jì)技術(shù) 理解部分 CPU的功能 CPU中的通用寄存器和專用寄存器的設(shè)置和作用 指令周期、機(jī)器周期、時(shí)鐘周期的概念 不同的控制方式同步、異步和聯(lián)合方式 一條指令執(zhí)行的基本過程,第6章 中央處理器,理解部分 微程序控制器的有關(guān)術(shù)語(yǔ)：微命令、微操作、微指令、微程序、微周期 機(jī)器指令與微程序的關(guān)系 各種微指令編碼
5、法的特點(diǎn) 微程序控制器的組成，熟悉其特有部件的作用 流水線技術(shù)：時(shí)空?qǐng)D、TP的計(jì)算 掌握部分 取指令周期的微操作序列（公共操作） 組合邏輯控制器和微程序控制器的區(qū)別,第7章 外部設(shè)備,了解部分 外部設(shè)備的分類和作用 光盤存儲(chǔ)器的類型和工作原理 打印機(jī)的特點(diǎn)和分類 顯示器的特點(diǎn)和分類 字符顯示和圖形顯示的區(qū)別 理解部分 硬盤上的信息分布形式 字符顯示器的顯示緩存VRAM和字庫(kù)中存儲(chǔ)信息的特點(diǎn) 掌握部分 硬盤存儲(chǔ)器技術(shù)參數(shù)的計(jì)算,第8章 輸入輸出系統(tǒng),了解部分 接口的基本組成和類型 外設(shè)的識(shí)別和端口尋址 各種I/O信息傳送控制方式的特點(diǎn)和適用范圍 程序查詢方式的特點(diǎn)和工作流程 程序中斷的基本類型
6、中斷現(xiàn)場(chǎng)的保護(hù)和恢復(fù)方法 通道的類型和結(jié)構(gòu),第8章 輸入輸出系統(tǒng),理解部分 I/O接口和端口概念的區(qū)別 中斷的基本概念 程序中斷和調(diào)用子程序的區(qū)別 進(jìn)入中斷服務(wù)程序的方法中斷向量法 開中斷、關(guān)中斷的時(shí)機(jī) DMA方式和程序中斷方式的區(qū)別 通道控制方式與DMA方式的區(qū)別 3種總線判優(yōu)和仲裁方式的區(qū)別 DMA傳送方法和DMA傳送過程,第8章 輸入輸出系統(tǒng),掌握部分 CPU響應(yīng)中斷的3個(gè)條件 中斷隱指令的特點(diǎn)以及它所完成的3個(gè)操作 中斷屏蔽的概念，通過改變中斷屏蔽字實(shí)現(xiàn)中斷升級(jí),考試題型,選擇題(20) 填空題(15) 判斷題(5) 計(jì)算題(20) 簡(jiǎn)答題(20) 主要是有關(guān)概念、比較等 綜合題(20
7、) 除了計(jì)算題和簡(jiǎn)答題外的題,時(shí)間安排,答疑時(shí)間 2012年7月4日（20周星期三） 下午3：00 - 5：00 31號(hào)樓三樓教師休息室 考試時(shí)間 2012年7月5日（20周星期四） 上午9：00 - 11：00 教室：330304,復(fù)習(xí)思考題2,從軟、硬件交界面看，計(jì)算機(jī)層次結(jié)構(gòu)包括虛擬機(jī)器和實(shí)際機(jī)器兩大部分。 系列機(jī)的研制必須保證軟件的向后兼容。 按計(jì)算機(jī)指令流、數(shù)據(jù)流結(jié)構(gòu)來分，“天河一號(hào)”屬于多指令流、多數(shù)據(jù)流結(jié)構(gòu)。 計(jì)算機(jī)系統(tǒng)的可靠性可以用MTBF來衡量。 計(jì)算機(jī)的運(yùn)算速度MIPS是指每秒能執(zhí)行操作系統(tǒng)的命令個(gè)數(shù)。（錯(cuò)）,復(fù)習(xí)思考題3,若xy，則x原 y原 。 （ ） 若xy，則x補(bǔ)
8、y補(bǔ) 。 （ ） 若x原=80H，則x=_______(十進(jìn)制) 若x反=80H，則x=_______(十進(jìn)制) 若x補(bǔ)=80H，則x=_______(十進(jìn)制),設(shè)x為整數(shù)字長(zhǎng)為8位,復(fù)習(xí)思考題4,浮點(diǎn)數(shù)的表示范圍取決于階碼的位數(shù)。 若xy，則x移 y移 。 （對(duì)） 當(dāng)浮點(diǎn)數(shù)的尾數(shù)為補(bǔ)碼時(shí)，其為規(guī)格化數(shù)應(yīng)滿足的條件是尾數(shù)最高位與符號(hào)位不同。 在浮點(diǎn)數(shù)中，當(dāng)數(shù)據(jù)的絕對(duì)值太小，以至于小于所能表示的數(shù)據(jù)時(shí)，稱為浮點(diǎn)數(shù)的下溢，此時(shí)，計(jì)算機(jī)對(duì)其處理為置成機(jī)器零。 在浮點(diǎn)數(shù)中，當(dāng)數(shù)據(jù)的絕對(duì)值太大，以至于大于所能表示的數(shù)據(jù)時(shí)，稱為浮點(diǎn)數(shù)的上溢，此時(shí)，計(jì)算機(jī)對(duì)其處理為中止運(yùn)算操作。,復(fù)習(xí)思考題5,若某漢字的國(guó)
9、標(biāo)碼=3547H，則其機(jī)內(nèi)碼=B5C7H ，區(qū)位碼= 1527H 。 奇校驗(yàn)碼可以檢查出奇數(shù)位錯(cuò)誤，偶校驗(yàn)碼可以檢查出偶數(shù)位錯(cuò)誤。（ 錯(cuò)） 交叉校驗(yàn)的橫向校驗(yàn)和縱向校驗(yàn)必須是同為奇校驗(yàn)或同為偶校驗(yàn)。（對(duì)） 交叉校驗(yàn)可以檢出一個(gè)數(shù)據(jù)塊同一字節(jié)的雙錯(cuò)、糾正一位的錯(cuò)誤。（ 對(duì)）,復(fù)習(xí)思考題6,指令格式中的操作碼字段用來表征指令的操作特性與功能。 指令格式的地址碼字段，通常用來指令參與操作的操作數(shù)或其地址。 一條指令中的操作數(shù)地址，可以有0,1,2,3,4個(gè)。 若指令系統(tǒng)中操作碼占用8位二進(jìn)制碼時(shí)，則這臺(tái)計(jì)算機(jī)最多允許256條指令。,復(fù)習(xí)思考題7,根據(jù)操作數(shù)所在的位置，指出下列尋址方式： 操作數(shù)在寄存
10、器中，為_________尋址方式； 操作數(shù)地址在寄存器中，為_______尋址方式； 操作數(shù)在指令中，為________尋址方式； 操作數(shù)的地址在指令中，為_______尋址方式； 操作數(shù)地址為某寄存器與位移量之和，則可以是________、________ 和________尋址方式。 ________尋址方式獲得數(shù)據(jù)的速度最快。 ________尋址方式獲得數(shù)據(jù)的速度最慢。,復(fù)習(xí)思考題8,RISC的中文含義是精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，CISC的中文含義是復(fù)雜指令系統(tǒng)計(jì)算機(jī)； 指令的順序?qū)ぶ贩绞绞侵赶乱粭l指令的地址由程序計(jì)數(shù)器給出； 控制類指令的功能是控制程序的執(zhí)行順序，并使程序具有測(cè)試、分析與
11、判斷的能力； 堆棧是一種特殊的數(shù)據(jù)尋址方式，基于 原理，按結(jié)構(gòu)不同，分為寄存器堆棧和存儲(chǔ)器堆棧； 寄存器存儲(chǔ)器堆棧的棧指針SP指向棧頂。（錯(cuò)） 軟進(jìn)棧操作是指將內(nèi)容寫入堆棧指針SP。（對(duì)） 自底向上生成的軟堆棧，出棧時(shí)應(yīng)先將棧頂數(shù)據(jù)彈出，再修改棧指針。（ 對(duì)）,復(fù)習(xí)思考題9,當(dāng)譯碼器有4個(gè)輸入端時(shí)，其輸出端有_______個(gè)，它在任一時(shí)刻有_______個(gè)有效輸出； 影響并行加法器速度的關(guān)鍵因素是_______和_______； 若串行進(jìn)位的8位并行加法器的一級(jí)全加器的延遲時(shí)間為2ty，則C8最長(zhǎng)延遲時(shí)間為_______； 若先行進(jìn)位的8位并行加法器的一級(jí)全加器的延遲時(shí)間為2ty，則C8最長(zhǎng)
12、延遲時(shí)間為_______；,復(fù)習(xí)思考題10,對(duì)二進(jìn)制數(shù)，若小數(shù)點(diǎn)右移1位，則數(shù)值乘以2; 已知X/2補(bǔ)=C6H，設(shè)機(jī)器字長(zhǎng)為8位，則 X補(bǔ)=8CH ； 若兩個(gè)數(shù)值位為n位長(zhǎng)的定點(diǎn)數(shù)，采用原碼算法實(shí)現(xiàn)乘法運(yùn)算，則乘積的數(shù)值有2n位，其符號(hào)位由異或運(yùn)算決定；,復(fù)習(xí)思考題11,X、Y為定點(diǎn)二進(jìn)制數(shù)，其格式為1位符號(hào)位，n位數(shù)值位。若采用Booth補(bǔ)碼一位算法實(shí)現(xiàn)乘法運(yùn)算，則最多需要做加法運(yùn)算n次，移位n-1次； 若浮點(diǎn)數(shù)用補(bǔ)碼表示，判斷運(yùn)算結(jié)果是否是規(guī)格化數(shù)的方法是根據(jù)尾數(shù)兩個(gè)符號(hào)位和最高數(shù)值位不同。 當(dāng)定點(diǎn)運(yùn)算發(fā)生溢出時(shí)，應(yīng)進(jìn)行中止運(yùn)算操作（上溢），計(jì)算機(jī)不作處理，置成機(jī)器零（下溢）; 兩個(gè)浮點(diǎn)數(shù)
13、相加，若尾數(shù)相加或階碼出現(xiàn)溢出，則表示浮點(diǎn)數(shù)相加發(fā)生溢出。（錯(cuò)） 浮點(diǎn)數(shù)運(yùn)算時(shí)尾數(shù)相加時(shí)產(chǎn)生的溢出不是真正的溢出，可通過右規(guī)作出調(diào)整。 當(dāng)浮點(diǎn)數(shù)運(yùn)算階碼發(fā)生溢出時(shí)，計(jì)算機(jī)需停止運(yùn)算，做溢出中斷處理。（ 對(duì)）,復(fù)習(xí)思考題12,運(yùn)算器雖有許多部分組成，但核心部件是ALU。 定點(diǎn)運(yùn)算器的內(nèi)部總線結(jié)構(gòu)共有單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)和三總線結(jié)構(gòu)三種。 4位ALU芯片74181能完成16種算術(shù)運(yùn)算和16種邏輯運(yùn)算。 從存儲(chǔ)器接到R/W命令到完成R/W操作的時(shí)間稱為存儲(chǔ)器的存儲(chǔ)時(shí)間。 對(duì)存儲(chǔ)器的要求是存儲(chǔ)容量大、存取速度快、價(jià)格低，為了解決這三方面的矛盾，計(jì)算機(jī)采用多層次存儲(chǔ)體系結(jié)構(gòu)。 關(guān)于主存的敘述中，判斷下
14、列說法的對(duì)錯(cuò)： （1）CPU可直接訪問主存，也能直接訪問輔存（ 錯(cuò) ） （2）主存的存取速度可與CPU匹配。（ 錯(cuò) ） （3）主存比輔存容量小，但存取速度快。（ 對(duì) ）,復(fù)習(xí)思考題13,對(duì)16K8位存儲(chǔ)器芯片： 其地址線有14條, 數(shù)據(jù)線有8條 SRAM與DRAM相比： 速度較高的是SRAM 主存使用的是DRAM 需要刷新和再生的是DRAM 若RAM芯片有1024個(gè)單元， 用單譯碼方式，地址譯碼器有1024條輸出線 用雙譯碼方式，地址譯碼器最少有64條輸出線 EPROM是指可擦除可編程存儲(chǔ)器,復(fù)習(xí)思考題14,某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB， 若按字編址，它的尋址范圍是1M (4MB/3
15、2b)。 若按字節(jié)編址，它的尋址范圍是4M (4MB/8b)。 如用16K4的芯片組成64K8位的存儲(chǔ)器 16K4的芯片有地址線14條； 64K8存儲(chǔ)器有地址線16條，數(shù)據(jù)線8條； 需要8塊16K4的芯片來組成64K8存儲(chǔ)器 用于片選的地址有2 (16-14,AB相減)位，它們是A14A15。 主存與CPU的硬連接有地址總線(AB)、數(shù)據(jù)總線(DB)和控制總線(CB)三組連線： MAR(存儲(chǔ)器地址寄存器)和MDR(儲(chǔ)存器數(shù)據(jù)寄存器)是主存和CPU之間的接口。,復(fù)習(xí)思考題15,若4體交叉存儲(chǔ)器中每個(gè)模塊均為64K16，且存取周期為500ns，則在500ns內(nèi)該存儲(chǔ)器最多可向CPU提供______
16、__位的二進(jìn)制信息。 在存儲(chǔ)器層次結(jié)構(gòu)中： 主存-cache層次是為了解決________問題而設(shè)立的， 虛擬存儲(chǔ)器是為了解決________問題而設(shè)立的 這兩個(gè)層次的設(shè)立均是基于___________原理。 主存-cache的地址映射有三種，它們分別是________、________和__________。 Pentium PC中主存-cache層次采用______級(jí)cache結(jié)構(gòu)，片內(nèi)的主存-cache的地址映射采用________方式。,復(fù)習(xí)思考題16,CPU由運(yùn)算器和控制器組成。 CPU中專用的寄存器有程序計(jì)數(shù)器、存儲(chǔ)器地址寄存器、 存儲(chǔ)器數(shù)據(jù)寄存器、指令寄存器和狀態(tài)標(biāo)志寄存器。 生
17、成微操作控制信號(hào)的方法有三種，它們分別是組合邏輯型、存儲(chǔ)邏輯型和組合邏輯與存儲(chǔ)邏輯結(jié)合型。 為了執(zhí)行任何給定的指令，必須對(duì)指令操作碼進(jìn)行測(cè)試，以便識(shí)別所要求的操作，CPU中的譯碼器就是完成這項(xiàng)工作的。 在PC機(jī)中，CPU周期又稱為機(jī)器周期、總線周期。 指令周期是指CPU從主存中讀出一條指令的時(shí)間。（錯(cuò)）,復(fù)習(xí)思考題17,取指周期的操作與指令的操作碼無(wú)關(guān)。（ 對(duì) ） 在微程序控制的計(jì)算機(jī)中，控制存儲(chǔ)器CM是用來存放微程序的。 假設(shè)某計(jì)算機(jī)共有100個(gè)微命令，若用 直接控制法，微指令的操作控制字段要有100位； 最短編碼法，則操作控制字段需要7位； 字段直接編碼法，若3位為一段，則操作控制字段為4
18、5位。 采用微程序控制器是為了提高速度。（ 錯(cuò)） 重疊控制可以提高系統(tǒng)的吞吐率，但在控制過程中要解決訪存沖突、遇到條件轉(zhuǎn)移指令和數(shù)相關(guān)問題。,復(fù)習(xí)思考題18,設(shè)某計(jì)算機(jī)采用5級(jí)指令流水線，若每級(jí)執(zhí)行時(shí)間是t， 則此流水線理想狀態(tài)下的吞吐率TP=1/ t 。 連續(xù)執(zhí)行10條指令，至少需時(shí)間=14 t 。 RISC普遍采用微程序控制器產(chǎn)生微命令。硬連線（錯(cuò)） 重疊控制并不能加快一條指令的實(shí)現(xiàn)，但能加快相鄰兩條指令以至一段程序的執(zhí)行。 （對(duì)） 計(jì)算機(jī)的外部設(shè)備是指除主機(jī)外圍繞著主機(jī)設(shè)置的各種硬件裝置。,復(fù)習(xí)思考題19,在調(diào)頻制記錄方式中，是利用寫電流的頻率來寫0或1的。 在調(diào)相制(PE)中，記錄“
19、1”時(shí)，寫電流在位周期中間由負(fù)變正。 若磁盤的轉(zhuǎn)速提高一倍，則磁盤的平均等待時(shí)間減半。 磁盤存儲(chǔ)器中，在記錄面上一條條磁道形成一個(gè)個(gè)同心圓，越往內(nèi)側(cè)，磁道的編號(hào)越小。（錯(cuò)） 不同編號(hào)的磁道長(zhǎng)度不同，扇區(qū)數(shù)也不同。分區(qū)域記錄技術(shù)（對(duì)） 硬盤的柱面數(shù)與硬盤的磁頭數(shù)有關(guān)。（錯(cuò)） 一個(gè)記錄面的磁道數(shù)與磁盤的扇區(qū)數(shù)有關(guān)。(錯(cuò)),復(fù)習(xí)思考題20,為提高存儲(chǔ)器存取效率，同一文件的信息塊在安排磁盤信息分布時(shí)，通常被安排在不同柱面的同一扇區(qū)上（錯(cuò)）放在同一柱面上 磁盤和光盤都是直接存取設(shè)備。（錯(cuò)） 單倍速光驅(qū)所指的數(shù)據(jù)傳輸率為150KB/s。 容量最大的DVD-ROM采用的記錄格式是雙層雙面，存儲(chǔ)容量達(dá)到17G
20、B。 分辨率越高，鼠標(biāo)移動(dòng)距離就越長(zhǎng)。（錯(cuò)） 漢字打印機(jī)是帶有漢字庫(kù)的打印機(jī)。（對(duì)）,復(fù)習(xí)思考題21,字符顯示器中VRAM用來存放字符ASCII碼。 CRT分辨率為10241024像素，像素的顏色數(shù)為256色，則VRAM的容量至少為1MB。 行頻是指每秒鐘屏幕重復(fù)繪制顯示畫面的次數(shù)。（錯(cuò)）場(chǎng)頻 分辨率越高，圖像顯示越清晰，圖象可能變得更大。（錯(cuò)）圖像越小 如有一臺(tái)CRT顯示器的分辨率為10241024 ，若刷新率為80Hz，則視頻帶寬為80MHz。（錯(cuò)）要乘以1.344,復(fù)習(xí)思考題22,主機(jī)和外設(shè)之間需要交換的信息有數(shù)據(jù)信息、控制信息、狀態(tài)信息、聯(lián)絡(luò)信息和外設(shè)識(shí)別信息。 I/O端口地址就是主機(jī)
21、與外設(shè)直接通信的地址。（對(duì)） 一個(gè)I/O接口至少包含兩個(gè)或兩個(gè)以上的端口。（對(duì)） I/O端口的編址方式有獨(dú)立編址、統(tǒng)一編址兩種。 主機(jī)與外備采用程序查詢方式傳送數(shù)據(jù)時(shí)，主機(jī)與設(shè)備是串行工作的。 在I/O控制方式中，主要由軟件實(shí)現(xiàn)的控制方式為程序查詢方式和程序中斷方式。,復(fù)習(xí)思考題23,中斷隱指令屬于指令系統(tǒng)，所以用戶可以使用它。錯(cuò) CPU響應(yīng)中斷的時(shí)刻是執(zhí)行完每條指令時(shí)。 在中斷服務(wù)程序中，保護(hù)和恢復(fù)現(xiàn)場(chǎng)之前，需要關(guān)中斷。 在80X86中斷系統(tǒng)中，中斷源給出的向量地址是中斷服務(wù)程序的入口地址。（錯(cuò)） 中斷響應(yīng)次序是由硬件決定的，無(wú)法改變。(對(duì)) CPU響應(yīng)DMA的時(shí)刻是每個(gè)機(jī)器周期結(jié)束時(shí)。 當(dāng)中斷源發(fā)出中斷請(qǐng)求后，若CPU為開中斷，則在當(dāng)前指令執(zhí)行完畢后，CPU將會(huì)響應(yīng)中斷。( 錯(cuò))由于中斷屏蔽，中斷源發(fā)出請(qǐng)求，CPU不一定可以接收到,復(fù)習(xí)思考題24,在中斷服務(wù)程序中，保護(hù)和恢復(fù)現(xiàn)場(chǎng)之前，需要中斷。 中斷響應(yīng)次序是由硬件決定的，無(wú)法改變。( ) 在不改變中斷響應(yīng)次序的條件下，通過改寫可以改變中斷處理的次序。 DMA方式在之間建立一條直接數(shù)據(jù)通路。 CPU響應(yīng)DMA的時(shí)刻是。 DMA傳送方式有 、 和 。 通道是一個(gè)具有特殊功能的，它有自己的。,
2012《計(jì)算機(jī)原理》復(fù)習(xí)提綱與試題.ppt
