數(shù)字電路課程課件：第7章 半導體存儲器

《數(shù)字電路課程課件：第7章 半導體存儲器》由會員分享，可在線閱讀，更多相關(guān)《數(shù)字電路課程課件：第7章 半導體存儲器（27頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、半導體存儲器是一種能存儲大量二值信息的半導體器件。半導體存儲器是一種能存儲大量二值信息的半導體器件。分類：分類：1、！單元數(shù)龐大 ！受器件輸入/輸出引腳數(shù)目的限制優(yōu)點：優(yōu)點：電路結(jié)構(gòu)簡單，數(shù)據(jù)可多次讀出，停電不丟失數(shù)據(jù)。電路結(jié)構(gòu)簡單，數(shù)據(jù)可多次讀出，停電不丟失數(shù)據(jù)。缺點：缺點：寫入過程復雜，只適宜存儲固定數(shù)據(jù)。寫入過程復雜，只適宜存儲固定數(shù)據(jù)。7.2.1 掩模只讀存儲器掩模只讀存儲器掩模掩模ROM在出廠時內(nèi)部存儲的數(shù)據(jù)就已經(jīng)在出廠時內(nèi)部存儲的數(shù)據(jù)就已經(jīng)“固化固化”。一、一、ROM的電路結(jié)構(gòu)：的電路結(jié)構(gòu)：地地址址譯譯碼碼器器存儲矩陣存儲矩陣輸輸出出緩緩沖沖器器數(shù)數(shù)據(jù)據(jù)輸輸出出地地址址輸輸入入三態(tài)

2、三態(tài)控制控制地地址址譯譯碼碼器器存儲矩陣存儲矩陣輸輸出出緩緩沖沖器器數(shù)數(shù)據(jù)據(jù)輸輸出出地地址址輸輸入入三態(tài)三態(tài)控制控制存儲矩陣存儲矩陣：由許多存儲單元排列而成，每個單元能放由許多存儲單元排列而成，每個單元能放1位二值代位二值代碼（碼（0或或1），每一個或一組存儲單元有一個對應的地址代碼。），每一個或一組存儲單元有一個對應的地址代碼。地址譯碼器地址譯碼器：將輸入的地址代碼譯成相應的控制信號，利用這將輸入的地址代碼譯成相應的控制信號，利用這個控制信號從存儲矩陣中把指定的單元選出，并把其中的數(shù)據(jù)個控制信號從存儲矩陣中把指定的單元選出，并把其中的數(shù)據(jù)送到輸出緩沖器。送到輸出緩沖器。輸出緩沖器輸出緩沖器：

3、一是能提高存儲器的帶負載能力，二是實現(xiàn)對一是能提高存儲器的帶負載能力，二是實現(xiàn)對輸出狀態(tài)的三態(tài)控制，以便與系統(tǒng)總線連接。輸出狀態(tài)的三態(tài)控制，以便與系統(tǒng)總線連接。二、舉例二、舉例:二極管結(jié)構(gòu)的二極管結(jié)構(gòu)的ROM電路圖電路圖W0、W1、W2、W3為字線為字線d0、d1、d2、d3為位線為位線010WA A 110WA A 210WA A 013AAW 100WWD311WWD313WWD3202WWWD如如A1A0=00時，時，W0=1，W1=W2=W3=0因此：因此：D3=0，D2=1，D1=0，D0=10101001101011011010111000A1A3D2D1D0D地地 址址數(shù)數(shù) 據(jù)據(jù)

4、 ROM中的數(shù)據(jù)表中的數(shù)據(jù)表100WWD311WWD313WWD3202WWWD可得數(shù)據(jù)表如下：可得數(shù)據(jù)表如下：可見可見ROM矩陣輸出矩陣輸出Di與地址輸入與地址輸入Ai之間是一個與或關(guān)系，之間是一個與或關(guān)系，由一個由一個與陣列與陣列和一個和一個或陣列或陣列組成。組成。與陣列與陣列或陣列或陣列存儲矩陣的每個交叉點是一個存儲矩陣的每個交叉點是一個“存儲單元存儲單元”，存儲單元中有，存儲單元中有器件存入器件存入“1”，無器件存入，無器件存入“0”0101001101011011010111000A1A3D2D1D0D地地 址址數(shù)數(shù) 據(jù)據(jù) ROM中的數(shù)據(jù)表中的數(shù)據(jù)表存儲器的容量：存儲器的容量：“字數(shù)

5、字數(shù) x 位數(shù)位數(shù)”上圖的存儲量表示為上圖的存儲量表示為4 x 4位。位。1010條地址線、條地址線、8 8條數(shù)據(jù)線的條數(shù)據(jù)線的ROMROM容量是多少？容量是多少？掩模掩模ROM的特點：出廠時已經(jīng)固定，不能更改，適合大量生的特點：出廠時已經(jīng)固定，不能更改，適合大量生產(chǎn)，簡單，便宜，非易失性。產(chǎn)，簡單，便宜，非易失性。7.2.2 可編程可編程只讀存儲器只讀存儲器ROM（PROM）Programmable Read-Only Memory總體結(jié)構(gòu)與掩?？傮w結(jié)構(gòu)與掩模ROM一樣，但出廠時已經(jīng)在存儲矩陣的所有一樣，但出廠時已經(jīng)在存儲矩陣的所有交叉點上全部制作了存儲元件，相當于在所有存儲單元中都交叉點上

6、全部制作了存儲元件，相當于在所有存儲單元中都存入了存入了 1。寫入數(shù)據(jù)時，設法將需要存入。寫入數(shù)據(jù)時，設法將需要存入0的那些存儲單元上的那些存儲單元上的熔絲燒斷就可以。的熔絲燒斷就可以。PROM的內(nèi)容只能寫入一次的內(nèi)容只能寫入一次(OTP-one time programming)。寫入時，要使用編程器7.2.3 可擦除的可編程可擦除的可編程ROM（EPROM）Erasable Programmable Read-Only Memory一、一、EPROM（UVEPROM）紫外線可擦除的可編程紫外線可擦除的可編程ROM（Ultra-Voilet Erasable Programmable Rea

7、d-Only Memory）總體結(jié)構(gòu)同總體結(jié)構(gòu)同PROM，只是采用了不同的存儲單元。出廠時，只是采用了不同的存儲單元。出廠時存儲信息為存儲信息為1，寫入，寫入0時給時給MOS管的浮柵注入電子。擦除時管的浮柵注入電子。擦除時通過紫外光照射，驅(qū)散浮柵上的電荷。通過紫外光照射，驅(qū)散浮柵上的電荷。EPROM的封裝上開有石英玻璃的窗口。的封裝上開有石英玻璃的窗口。二、二、E2PROM電信號可擦除的可編程電信號可擦除的可編程ROM（Electrically Erasable Programmable Read-Only Memory）擦除和寫入時需要加高電壓脈沖。擦、寫時間仍較長，需要擦除和寫入時需要加高

8、電壓脈沖。擦、寫時間仍較長，需要專用編程器實現(xiàn)。正常工作狀態(tài)下，只能工作在讀出狀態(tài)。專用編程器實現(xiàn)。正常工作狀態(tài)下，只能工作在讀出狀態(tài)?，F(xiàn)在電信號可擦除的可編程現(xiàn)在電信號可擦除的可編程ROM內(nèi)部設置了升壓電路，使擦、內(nèi)部設置了升壓電路，使擦、寫、讀都可以在寫、讀都可以在5V電源下進行，不需要編程器，可電源下進行，不需要編程器，可在線改寫在線改寫。廣泛應用在廣泛應用在IC卡等領域?？ǖ阮I域。特點：用電擦除、擦寫方便、速度較快，但集成度低，特點：用電擦除、擦寫方便、速度較快，但集成度低，存儲容量小。存儲容量小。電信號可擦除的可編程電信號可擦除的可編程ROM，即吸收了，即吸收了EPROM結(jié)構(gòu)簡單、編

9、程可靠的優(yōu)點，又保留了結(jié)構(gòu)簡單、編程可靠的優(yōu)點，又保留了E2PROM擦擦除快的特點。除快的特點。因此具有以下優(yōu)點：因此具有以下優(yōu)點：7.3 RAM7.3.1 靜態(tài)隨機存儲器（靜態(tài)隨機存儲器（SRAM）Static RAMSRAM 從存儲矩陣中選中一行存儲單元；從存儲矩陣中選中一行存儲單元；從字線選中的一行存儲單元中再選從字線選中的一行存儲單元中再選1位（或幾位（或幾位），使這些被選中的單元經(jīng)讀位），使這些被選中的單元經(jīng)讀/寫控制電路，與輸入寫控制電路，與輸入/輸出端輸出端接通，以便對這些單元進行讀接通，以便對這些單元進行讀/寫操作。寫操作。：用于對電路的工作狀態(tài)進行控制。當讀用于對電路的工作狀

10、態(tài)進行控制。當讀/寫控制信號為寫控制信號為1時，時，執(zhí)行讀操作，將存儲單元里的數(shù)據(jù)送到輸入執(zhí)行讀操作，將存儲單元里的數(shù)據(jù)送到輸入/輸出端上。當讀輸出端上。當讀/寫控制信號為寫控制信號為0時，執(zhí)行寫操作，加到輸入時，執(zhí)行寫操作，加到輸入/輸出端上的數(shù)據(jù)輸出端上的數(shù)據(jù)被寫到存儲單元中。被寫到存儲單元中。：片選輸入信號為片選輸入信號為 時，時，RAM為正常工作狀態(tài)。為正常工作狀態(tài)。片選輸入信號為片選輸入信號為 時，不能對時，不能對RAM進行讀進行讀/寫操作。寫操作。10244位位RAM的結(jié)構(gòu)框圖：的結(jié)構(gòu)框圖：靜態(tài)隨機存儲器的每一個存儲單元為一個基本靜態(tài)隨機存儲器的每一個存儲單元為一個基本RS觸發(fā)器，

11、觸發(fā)器，因此只要不掉電，因此只要不掉電，RAM中的數(shù)據(jù)就可以一直保持。除非重中的數(shù)據(jù)就可以一直保持。除非重新改寫。新改寫。7.3.2 動態(tài)隨機存儲器（動態(tài)隨機存儲器（DRAM）Dynamic RAM7.4.1 位擴展方式位擴展方式適用于每片適用于每片RAM,ROM字數(shù)夠用而位數(shù)不夠時字數(shù)夠用而位數(shù)不夠時接法：將各片的地址線、讀寫線、片選線并聯(lián)即可接法：將各片的地址線、讀寫線、片選線并聯(lián)即可例：用八片例：用八片102410241 1位位 102410248 8位的位的RAM7.4.2 7.4.2 字擴展方式字擴展方式如果每一片如果每一片ROM或或RAM中的位數(shù)夠用，而字數(shù)不夠用時，中的位數(shù)夠用，

12、而字數(shù)不夠用時，應采用字擴展的連接方式。應采用字擴展的連接方式。例：用四片例：用四片2562568 8位位102410248 8位位 RAMRAMSCWRAAOIOI片選信號：寫信號：讀地址線：數(shù)據(jù)線：/70701024 x 8RAM70OIOI.9870AAAA,.WRWRAAAAOIOI寫信號：讀地址線：數(shù)據(jù)線：/987070,)1111111100000000:A(25625670個地址個字，需要每一片提供SCYYAAAA分別接四片的譯成即將兩位代碼區(qū)分四片用,308989102376876751251125625501110010007070707,AAAAAAAA四片的地址分配就是：

13、00011101101110110111111089AA4321SCSCSCSC例：用4片2K8位的RAM和必要的門電路實現(xiàn)4K16位的RAM 字和位同時擴展：字和位同時擴展：因為存儲器的地址譯碼器輸出包含了輸入變量（地址）全部因為存儲器的地址譯碼器輸出包含了輸入變量（地址）全部的最小項，為的最小項，為與陣列與陣列，而存儲矩陣為，而存儲矩陣為或陣列或陣列，輸出為若干個，輸出為若干個最小項之和。因而任何形式的組合邏輯函數(shù)均可通過向存儲最小項之和。因而任何形式的組合邏輯函數(shù)均可通過向存儲器中寫入相應的數(shù)據(jù)實現(xiàn)。器中寫入相應的數(shù)據(jù)實現(xiàn)。用具有用具有n位輸入地址、位輸入地址、m位數(shù)據(jù)輸出的位數(shù)據(jù)輸出的

14、ROM可以獲得一組可以獲得一組（最多為（最多為m個）任何形式的個）任何形式的n變量組合邏輯函數(shù)，只要根據(jù)變量組合邏輯函數(shù)，只要根據(jù)函數(shù)的形式向函數(shù)的形式向ROM中寫入相應的數(shù)據(jù)即可。中寫入相應的數(shù)據(jù)即可。這個原理也適用于這個原理也適用于RAM。A1A0D3D2D1D0000101011011100100111110如果將輸入地址如果將輸入地址A1和和A0視為兩個輸入邏輯變量，同時將輸出數(shù)據(jù)視為兩個輸入邏輯變量，同時將輸出數(shù)據(jù) D0、D1、D2和和D3視為一組輸出邏輯變量，視為一組輸出邏輯變量，則則D0、D1、D2和和D3 就是一組就是一組A1、A0 的組合邏輯函數(shù)，上表也的組合邏輯函數(shù)，上表也

15、就是這一組多輸出組合邏輯函數(shù)的真值表。就是這一組多輸出組合邏輯函數(shù)的真值表。例例 試用試用ROM設計一個八段字符顯示的譯碼器。設計一個八段字符顯示的譯碼器。例例 試用試用ROM產(chǎn)生如下的一組多輸出邏輯函數(shù)。產(chǎn)生如下的一組多輸出邏輯函數(shù)。1234YA BCA B CYAB CDBCDA BCDYABCDA BC DYA B CDABCD 解：將輸出函數(shù)展開成標準與解：將輸出函數(shù)展開成標準與-或表達式：或表達式：1234YA BCDA BCDA B CDA B CDYAB CDA BCDABCDA BCDYABCDA BC DYA B CDABCD 15241443141076276321mmYmmYmmmmYmmmmY15241443141076276321mmYmmYmmmmYmmmmY點陣圖：點陣圖：交叉點的位置畫一個圓點，交叉點的位置畫一個圓點，以代替存儲器件。接入存儲器件表示以代替存儲器件。接入存儲器件表示存存1，以不接存儲器件表示存，以不接存儲器件表示存000000000111111110000111100001111001100110011001101010101010101010011001100000000000000110010001000001000000000100010000000000001A B C DY1 Y2 Y3 Y4