數電期末練習題.doc

《數電期末練習題.doc》由會員分享，可在線閱讀，更多相關《數電期末練習題.doc（29頁珍藏版）》請在裝配圖網上搜索。

1、 第一章 數制與碼制 一、單項選擇題： 1. 十進制數32轉換為二進制數為（C） A、1000 B、10000 C、100000 D、1000000 2. 二進制數11111100001轉換為十六進制數為（D ） A、FE1H B、FC2H C、7D1H D、7E1H 3. 十進制數36轉換為8421BCD碼為（ C） A、00100100 B、00110100 C、00110110 D、11110110 4. 一位十六進制數可以用（C ）位二進制數來表示。 A、 １ B、 ２ C、 ４ D、 16 5. 十進制數

2、25用8421BCD碼表示為（ B ） 。 A、10 101 B、0010 0101 C、100101 D、10101 6．十進制數35轉換為8421BCD碼為（ B ） A、 00100100 B、 00110101 C、 00100011 D、 00110110 7．三位二進制數碼可以表示的狀態(tài)是（ D ）。 A、 2 B、 4 C、 6 D、 8 8．十進制數25轉換為二進制數為（ D ）。 A、 110001 B、 10111 C、 10011 D、 11001

3、 9．BCD代碼為（100011000100）表示的數為(594)10，則該BCD代碼為（ ）。 A、 8421BCD碼 B、余3 BCD碼 C、 5421BCD碼 D、 2421BCD碼 （C） 10．與二進制數00100011相應的十進制數是( B )。 A、 35 B、 19 C、 23 D、 67 11. 是8421BCD碼的是（ B ）。 A、1010 B、0101 C、1100 D、1101 12. 二進制數1101轉換為十進制數為（D ） A、10 B、11 C、12 D、13

4、13. 比較數的大小，最大數為（ C ） A、(1 B、(51)10 C、(34)16 =(52) 10 D、(43)8 14．把10010110 二進制數轉換成十進制數為（A ） A、150 B、96 C、82 D、159 15. 將十六進制數4FB轉換為二進制數等于( C ) A、011101110101B B、011100111011B C、010011111011 D、100010000101 16. 將數1101.11B轉換為十六進制數為（ A ） A、D.CH B 、15.3H C、12.EH

5、 D 21.3H10010)2 17. 將十進制數130轉換為對應的八進制數：( ) A、202 B、 82 C、120 D、230 18. 二進制整數最低位的權是（c ） A、0 B、2 C、 D、4 19. n位二進制整數，最高位的權是（） A、 B、 C、 D、 20. 下列四個數中最大的數是( ) A、(AF)16 B、(001010000010)8421BCD C、(10100000)2 D、(198)10 21. 將代碼(10000011)8421BCD轉換成二進制數為

6、（b?。? A、(01000011)2 B、(01010011)2 C、(10000011)2 D、(000100110001)2 22. 十進制數4用8421BCD碼表示為：（ ） A、100 B、 0100 C、 0011 D、 11 23. 下列不同進位制中最大的是（ ） A、（76）8 B、（1100101）2 C、（76）10 D、（76）16 24. 用8421碼表示的十進制數45，可以寫成（ ） A、 45 B、 [101101]BCD C、 [0100010

7、1]BCD D、 [101101]2 25. 下列屬于8421BCD碼的是（　　?。? A、1011　　　B、1111　C、0111　　D、1100 26. 下列不屬于8421BCD碼的是（ ）A、0101　　　B、1000　C、0111　　D、1100 27. 下列四個數中最大的數是( 　　　 ) A、(AF)16 B、(001010000010)8421BCD C、(10100000)2 D、(198)10 28. 8421BCD碼01100010表示的十進制數為（ ）、15 B、98 C、62 D

8、、42 29. 帶符號位二進制數00011010（+26）的補碼是（ ） A11100101 B 00011010 C 11100110 D 01100110 30. 帶符號數二進制數10011010（-26）的補碼是（ ） A 00011010 B 11100101 C11100110 D 11100111 31. 帶符號數00101101（+45）的補碼是（ ） A 00101101 B 11010010 C11010011 D 01010011 32. 帶符號數10101101（-45）的補碼是（ ） A 0

9、0101101 B 11010010 C11010011 D 01010011 33. 將十進制整數轉換為二進制整數，采用的方法是（ ） A 乘2取整 B 除2取余 C 按權展開 D 除16取余 34. 將十進制小數轉換為二進制小數，采用的方法是（ ） A 乘2取整 B 除2取余 C 按權展開 D 除16取余 35. 將二進制數轉換為十進制數，采用的方法是（ ） A 乘2取整 B 除2取余 C 按權展開，然后按十進制規(guī)則相加 D 除16取余 二、多項選擇 1. 與十進制數（53.5）10等值的數或代碼為（

10、 ） A、(0101 0011.0101)8421BCD B、(35.8)16 C、(110101.1)2 D、(65.4)8 2. 與八進制數(47.3)8等值的數為（ ） A、(100111.011)2 B、(27.6)16 C、(27.3 )16 D、(100111.11)2 3. 下列哪些屬于8421BCD碼（　?。? A、0000　　　B、1111　C、0111　　D、1100 三、判斷題：正確： “√”，錯誤：“”。 1. 八進制數（12）8比十進制數（12）10小。（ ）Y 2. 用二進制碼表示一個十進制數的代碼稱為BCD碼（ ）Y 3

11、. 十進制數12用8421BCD碼表示為1100。（ ）N 4. 二進制數1+1之和等于10。（ ）Y 5. 邏輯量1+1之和等于10。（ ）N 6. 邏輯量1+1之和等于1。（ ）Y 7. 二進制數(111010010)2轉換成十六進制數是（1D2）16。（　?。℡ 8. 二進制數(111010010)2轉換成十六進制數是（E90）16。（　　）N 9. （256）10＝（10011）2　　( 　　 )N 10. (00101111)2=(2F)16　　( 　　 )Y 11. （47）10＝（101111）2　　( 　　 )Y 第2章 邏輯代數基礎 一

12、、單項選擇 1. A為邏輯變量，當n個A邏輯相加時，結果為（C）。 A、1 B、nA C、A D、0 2. 下列關于異或運算的式子中，不正確的是(　B ) A、 B、 C、 D、 3. 當 A=B=0時，能實現Y=1的邏輯運算為：（ D ） A、Y=AB B、Y=A+B C、Y=AB D、 4. 下列哪種邏輯表達簡化結果是錯誤的： （ A ） A、 A+1=A B、 A+AB=A C、 A+A= A D、 AA = A 5. 邏輯表達式A+A=（ A ）。 A、 A

13、B、2A C、1 D、0 6. 邏輯表達式A+AB=（ A ）。 A、A B、AB C、A+B D、B 7. 邏輯表達式（C ）。 A、A B、AB C、A+B D、 8. 邏輯表達式（ B ）。 A、A B、0 C、1 D、B 9. 邏輯表達式A+1=（ B ）。 A、A B、1 C、0 D、B 10. （ C ）。 A、 B、 C、 D、 11. （ A ）。 A、A B、B C、 D、AB 12. （

14、 ）。 A、 B、 C、 D、 13. （C ）。 A、 B、 C、 D、A☉B(tài) 14. 當邏輯函數有n個變量時，共有（ D ）個變量取值組合？ A、n B、2n C、n2 D、2n 15. A+BC=（ 　C?。?。 A、A+B B、A+C C、（A+B）（A+C） D、B+C 16. 對于n個邏輯變量，有（ 　D?。﹤€最小項。 A、 n B、 2n C、 n2 D、 2n 17.

15、 下列關于卡諾圖化簡法的說法中，正確的是（C ） A、圈的面積越小，化簡結果越簡單 B、圈的數目越多，可消去的變量越多。 C、最小項可以被多次使用。 D、最簡結果總是唯一的 18. 一個班級中五個班委委員，如果要開班委會，必須這五個班委委員全部同意才能召開，其邏輯關系屬于（A） A、與邏輯　　　B、或邏輯　　　C、非邏輯　　　D、與非邏輯 19. 具有相鄰性的8個最小項可以合并并消去（C ）個因子。A、1 B、2 C、3 D、4 20. 指出下列各式中哪個是四變量A，B，C，D的最小項（ C ） A、ABC

16、 B、A+B+C+D C、ABCD D、A+B+D 21. 與邏輯函數F=A相等的是（ C ） A、 B、 C、 D、 22. 邏輯函數的最小項標準形式為( A )。 23. 已知邏輯函數Y=AB+A`B+`A`B，則Y 的最簡與或表達式為（B ）。 A、A B、 C、 D、 24. 邏輯函數中包含( B )最小項。 A、 4個 B、 5個 C、 6個 D、 7個 25. 下列各式是4變量A、B、C、D的最

17、小項的是 （A ） 。 A、ABCD B、AB(C+D) C、　 D、A+B+C+D 26. 四個邏輯變量的取值組合共有（B ） 。 A、8 B、16 C、4 D、15 27. 已知邏輯函數，是函數值為1的A，B取值組合是（ a ）。 A、00，11 B、01，00 C、01，10 D、01，11 28. 和邏輯式 相等的是（ c ）。 A、ABC B、1+BC C、A D、 29. 邏輯函數F(A,B,C)=的最小項標準式為（ d

18、 ）。 A、F(A,B,C)=∑m(0,2,4) B、F(A,B,C)=∑m(1,5,6,7) C、F(A,B,C)=∑m (0,2,3,4) D、F(A,B,C)=∑m(3,4,6,7) 30. 以下表達式中符合邏輯運算法則的是（ d ）。 A、CC=C2 　B、1+1=10 C、0<1 D、A+1=1 31. 邏輯函數（ a ) 。 A、B B、A C、 D、 32. 在何種輸入情況下，“與非”運算的結果是邏輯0。（ d ） A．全部輸入是0 B.任一輸入是0 C.僅一輸入是

19、0 D.全部輸入是1 33. 與門的意義是（a ） A、有0為0，全1為1 B、有1為1，全0為0 C、有0出1，全1出0 D、有1出0，全0出1 34. 或門的意義是（　b　 ） A、有0為0，全1為1 B、有1為1，全0為0 C、有0出1，全1出0 D、有1出0，全0出1 35. 與非門的意義是（ c）A、有0為0，全1為1 B、有1為1，全0為0 C、有0出1，全1出0 D、有1出0，全0出1 36. 或非門的意義是（ d） A、有0為0，全1為1 B、有1為1，全0為0 C、有0出1，全1出0 D、有1出0，全0出1

20、 37. 異或門的意義是（d ） A、有0為0，全1為1 B、有1為1，全0為0 C、相同為1，相異為0 D、相異為1，相同為0 38. 如圖所示電路的邏輯功能相當于（ a ） A、與非門 B、或非門 C、異或門 D、同或門 39. 在（ a ）輸入情況下，或非運算的結果為1 。 A、全部輸入為0 B、全部輸入為1 C、任一輸入為0 D、任一輸入為1 40. 二輸入端的或非門，其輸入端為A、B，輸出端為Y,則其表達式Y=（ ）。 A、 B、 C、 D、 41. 門電路的輸入信號A和B以及輸出信號Z如圖所示，則該

21、門電路可實現（ ）邏輯功能。 A、或 B、或非 C、異或 D、同或 42. 個兩輸入端的門電路，當輸入為1和0時，輸出不是1的門是（c ）。 A、與非門 B、或門 C、或非門 D、異或門 43. 一個四輸入端與非門，使其輸出為0的輸入變量組合有（a ）種。 A、15 B、7 C、3 D、1 44. 邏輯函數的表示方法有多種，下面（ ）是唯一的。 A、邏輯函數式 B、卡諾圖 C、邏輯圖 D、文字說明 45. （ a ） A、A B、 C、0 D、1

22、46. （ b ） A、A B、 C、0 D、1 47. （ d ） A、A B、 C、0 D、1 48. （ c ） A、A B、 C、0 D、1 49. 電路如圖所示，設開關閉合為1、斷開為0；燈亮為1、燈滅為0。F 對開關A、B、C的邏輯函數表達式為（ c ）。 A、 B、 C、 D、 50. 電路如圖所示，設開關閉合為1、斷開為0；燈亮為1、燈滅為0。F 對開關A、B、C的邏輯函數表達式為（d ）。 Ａ、 Ｂ、 Ｃ、 D、 5

23、1. 在正邏輯條件下，如圖所示邏輯電路為( ) 。 A、“與”門 B、“或”門 C、“非”門 D、“與非”門 52. 最簡與或式的標準是（ c ） A、表達式中乘積項最多,且每個乘積項的變量個數最多 B、表達式中乘積項最少,且每個乘積項的變量個數最多 C、表達式中乘積項最少,且每個乘積項的變量個數最少 D、表達式中乘積項最多,且每個乘積項的變量個數最多 53. 對4個輸入變量的邏輯函數來說,共有最小項的個數是（d ） A、8 B、12 C、14 D、16 54. 3個輸入變量的卡諾圖,共有小方格的個數是：（a ）A、8

24、 B、10 C、12 D、16 55. 用邏輯函數卡諾圖化簡中,四個相鄰項可合并為一項,它能（ c ） A、消去1個表現形式不同的變量,保留相同變量 B、消去4個表現形式不同的變量,保留相同變量 C、消去2個表現形式不同的變量,保留相同變量 D、消去3個表現形式不同的變量,保留相同變量 56. 函數F(A,B,C)=AB+BC+AC的最小項表達式為：（b ） A、F(A,B,C)=∑m（0，2，4） B、F(A,B,C)=∑m（3，5，6，7） C、F(A,B,C)=∑m（0，2，3，4） D、F(A,B,C)=∑m（2，4，6，7） 57. 若，則F

25、的對偶函數式為（C ） A、 B、 C、 D、（A+B）CD 58. 和，兩函數的關系為：（C ） A、相同 B、對偶 C、反函數 D、無關系 59. 兩輸入端的與非門，輸入端分別接A、B，若A接高電平，則輸出Y為（ D）。 A、1 B、0 C、B D、 60. 函數的表達式還可以寫成（ C ）。A、 B、A+B C、 D、 61. 函數的表達式還可以寫成（ D ）。A、 B、A+B C、 D、 62. 函數的邏輯值為（ B ） A、0 B、1 C、ABC D、 63. 下列邏輯運算式，等式成立的是（

26、D ） A、A+A=2A B、 C、A+A=1 D、A+1=1 64. 若已知某函數真值表如下，則該函數表達式為（B　） A、 B、 C、 D、 A B F 0 0 0 0 1 0 1 0 0 1 1 1 65. 在邏輯函數的卡諾圖化簡中，若被合并的最小項數越多（畫的圈越大），則說明化簡后（ C ）。 A、乘積項個數越少 B、實現該功能的門電路少 C、乘積項含因子少 D、以上都不是 66. 已知某電路的真值表如下表所示，該電路的邏輯表達式是（D ）。 A、

27、Y=C B、Y=ABC C、Y= D、Y=AB+C A B C Y 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 67. 函數與的關系為（A ）。 A． 互為反函數 B. 互為對偶式 C. 相等 D. 以上都不正確 68. 在數字電路中，邏輯變量的取值只有（ B ）個。A、1個 B、2個 C、3個 D、4個 69

28、. 標準或-與式是由（B ）構成的邏輯表達式。 A、與項相或 B、最小項相或 C、最大項相與 D、或項相與 70. 邏輯函數 的最小項標準式為（ A ） A、 B、 C、 D、 71. 邏輯函數F= 的最簡式為（ A ） A、F= B、 F= C、F= DE D、 F= 72. 相同出0，不同出1是（　C　　）運算的邏輯功能． A、與非　 　B、或非 C、同或　　　D、異或 73. 下列哪一項屬于三變

29、量的最小項（　C　?。? A、AB　　　　B、　A+B+C　　　　C、　ABC　　　D、AB＋C 74. 當決定某一事件的條件全部具備時，這一事件才會發(fā)生，這種邏輯關系稱為（A ） A、與　　B、或　　C、非　　D、與非 75. 當決定某一事件的多個條件中，有一個或幾個條件具備時，這一事件就會發(fā)生，這種邏輯關系稱為（B ）邏輯。 A、與　　B、或　　C、非　　D、與非 76. 下列各式是四變量A、B、C、D的最小項的為（D　　　） A、 B、 C、 D、 77. A，B中只要有一個為1，則F為l；僅當A，B均為0時，F才為0。該邏輯關系可用式子 ( D )表示。

30、 A、F=AB B、F=A-B C、F=A⊙B D、F=A+B 78. 下列真值表完成的邏輯函數為( C )。 A、F=AB B、F=A-B C、 D、F=A+B 79. 已知三變量A，B，C的函數其最小項之和的形式為m1+m5，使F輸出為1的輸入組合有（B　　　）個。 A、2 　　　 B、3 　　 C、6 　　　 D、5 80. 一只四輸入端與非門，使其輸出為１的輸入變量取值組合有( 　D　 )種。 A、4 B、15 C、 7 D、16 81. A10＝（ B　　

31、）　　　　　　　A、A B、 C、 0 D、1 82. 當ABC的取值為101時，下列三變量函數的最小項中，僅有（C ）=1。 A、m1 B、m3 C、m5 D、m7 83. 已知AB=1，則必定AC=（ D　?。〢 、0 B、1 C、A D、C 84. AB +D在四變量卡諾圖中有( B )個小格是“1”。 A.、13 B、1 0 C.、6 D、5 85. 將二極管與門和晶體管反相器連接起來可以構成（ C ） A、與門 B、 或門 C、與非門

32、 D、 或非門 二、多項選擇 1. 下列關于異或運算的式子中，正確的有( ) A、 B、 C、 D、 2. 下列邏輯表達式正確的有（ ） A、 A+1=A B、 A+AB=A C、A+A= A D、AA = A 3. 下列邏輯代數運算規(guī)則成立的有（ ）。 A、A+0=A B、A+1=1 C、AA=A D、A+A=A 4. 邏輯變量的取值1和0可以表示（ ） 。 A、開關的閉合、斷開 B、電位的高、低 C、真與假 D、電流的有、無 5. 邏

33、輯函數的表示方法中具有唯一性的有（ ）。 A 、真值表 B、表達式 C、邏輯圖 D、卡諾圖 6. 與相等的有（ 　　 ） A、 B、 C、 D、 7. 求一個邏輯函數F的對偶式，可將F中的（ ） 。 A 、“”換成“+”，“+”換成“” B、原變量換成反變量，反變量換成原變量 C、變量不變 D、常數中“0”換成“1”，“1”換成“0” 8. 在何種輸入情況下，“或非”運算的結果是邏輯0。（ ） A、全部輸入是0 B、全部輸入是1 C、任一輸入為0，其他輸入為1 D、任一輸入為1 9.

34、 若邏輯函數則F和G相“與”的結果是（ ）。 A、m2+m3 B、 1 C、 D、 10. 設兩輸入或非門的輸入為x和y，輸出為z ，當z為低電平時，有（ ）。 A、x和y同為高電平 B、x為高電平，y為低電平 C、x為低電平，y為高電平 D、x和y同為低電平 11. 在何種輸入情況下，“與非”運算的結果是邏輯1。（ ） A、全部輸入是0 B、任一輸入是0 C、僅一輸入是0 D、全部輸入是1 12. 一個兩輸入端的門電路，當輸入為1和0時，輸出為1的門是（ ）。

35、 A、與非門 B、或門 C、或非門 D、異或門 13. 下列各式哪些是四變量A、B、C、D的最小項。（ ） A、 B、ABC C、ABCD D、 14. 下列各式哪些是四變量A、B、C、D的最大項。（ ） A、 B、 C、A+B+C+D D、 15. 下列各式哪些不是四變量A、B、C、D的最小項。（ ） A、 B、ABC C、AB（C+D） D、 16. 列表達式為同一個函數的是（ ） A、 B、 C、 D、 17. 下列表達式為同一個函數的是（ ） A、

36、 B、 C、 D、 18. 下列表達式中與相同的是（ ） A、 B、 C、 D、 19. 若A+B=A+C，則下列說法錯誤的是（ ） A、B一定等于C B、B一定不等于C C、A=0時，B一定等于C D、A=1時，B一定不等于C 20. 關于最小項說法正確的有（ ） A、最小項是一個與式　　　　　 B、　在最小項中每個變量以原變量或反變量的形式出現　　 C、每個變量在最小項中只出現一次　　　　D、最小項是一個或項 21. 利用卡諾圖化簡時，應遵循的原則有（　?。? Ａ、要對函數所有的最小項畫包圍圈

37、 Ｂ、包圍圈的個數要最少 Ｃ、每個包圍圈要盡可能大 Ｄ、最小項可以被重復使用，但每個方格群至少要有一個最小項與其它方格群不重復 22. 利用卡諾圖化簡邏輯函數的步驟主要有（　　） Ａ、作出邏輯函數的卡諾圖　　 Ｂ、畫圈合并最小項　　 Ｃ、將每個包圍圈所得的乘積項相加，得最簡與或表達式　　 Ｄ、將卡諾圖中的方格全部寫上１ 23. 基本邏輯運算包括（　　） A、與運算　　　 B、或運算　　　C、非運算 　 D、微分運算 24. 最簡與或表達式的最簡指的是（　?。? A、表達式中乘積項的個數最少 B、每個乘積項中因子（即變量）個數最少 C、對應真值表中1最少 D、表達式

38、中沒有反變量 25. 下列關于最小項的說法中，正確的有（ 　?。? A、最小項中的變量都以原變量或反變量的形式出現。 B、同一變量的原、反變量不能出現在一項中。 C、最小項中要包含所有的變量。 　　　　　　　 D、最小項中的變量不能以反變量的形式出現。 26. 下列關于異或運算的式子中，正確的有( 　　　 ) A、AA=0 B.、=0 C、A0=A D、A1= 27. 下列關于最小項的說法中，正確的有（　　 ） A、最小項中的變量都以原變量或反變量的形

39、式出現。 B、同一變量的原、反變量不能出現在一項中。 C、最小項中要包含所有的變量。 　　　　　　　 D、最小項中的變量不能以反變量的形式出現。 三、判斷題：正確： “√”，錯誤：“”。 1. 數字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。（ ） 2. 邏輯“1”大于邏輯“0”。（　?。? 3. 真值表包含了全部可能的輸入值組合及其對應輸出值。（ ） 4. 1001個“1”連續(xù)異或的結果是1。（） 5. 因為邏輯表達式A+B+AB=A+B成立，所以AB=0成立。（ ） 6. 異或函數與同或函數在邏輯上互為反函數。（ ）。 7. 已知A+B

40、=A+C，則B=C。（） 8. n變量邏輯函數，其全部最小項有2n個。（ ） 9. 具有相鄰性的6個最小項之和可以合并成一項并消去3個因子。（ ） 10. 卡諾圖中相鄰的兩個小方格可以合并成一項并消去1個自變量因子。（ ） 11. 一個邏輯函數化簡的結果是唯一的。（ ） 12. 若兩個函數具有相同的真值表，則兩個邏輯函數必然相等。（ ） 13. 若兩個函數具有不同的真值表，則兩個邏輯函數必然不相等。（ ） 14. 若兩個函數具有不同的邏輯函數式，則兩個邏輯函數必然不相等。（ ） 15. 邏輯函數兩次求反則還原，邏輯函數的對偶式再作對偶變換也還原為它本

41、身。（ ） 16. 邏輯函數已是最簡與或表達式。（ ） 17. 因為邏輯表達式成立，所以成立。（ ） 18. 1000個“1”連續(xù)異或的結果是1。（ ） 19. 若兩函數相等，則其對偶式也相等。（ ） 20. 真值表能反映邏輯函數最小項的所有取值。（ ） 21. 對于任何一個確定的邏輯函數，其函數表達式和邏輯圖的形式是唯一的。（ ） 22. 因為A（A+B）=A，所以A+B=1。（ ） 23. 一個確定的邏輯函數，其真值表是唯一的。（ ） 24. 一個確定的邏輯函數，其邏輯圖是唯一的。（ ） 25. 一個確定的邏輯函數，其邏輯圖的形式可以有

42、多種。（ ） 26. 卡諾圖化簡時，任意項就是指最大項（　?。? 27. 化簡時，任意項既可以看作1也可以看作0（　?。? 28. 一個最小項只能被使用一次，不能重復使用。（　　?。? 29. 卡諾圖化簡時一個最小項可以被重復使用，但是每重復一次必須有新1出現。（　?。? 30. 因為每個變量有兩種取值可能，所以4變量的卡諾圖有8個小方格。（　?。? 31. 因為每個變量有兩種取值可能，3變量的卡諾圖有8個小方格（ ）。 32. 利用卡諾圖化簡邏輯函數時，每個小方格只能被圈一次。（　?。? 33. 用卡諾圖化簡時，要注意選擇最少的圈數覆蓋全部最小項。（　?。? 34. 因為邏輯表達

43、式A+B+AB=A+B成立，所以AB=0成立。（ ） 35. 邏輯變量的取值，1比0大。（ ）。 第3章 門電路 一、單項選擇題： 1. 圖示邏輯電路為( )。 A、“與非”門 B、 “與”門 C、 “或”門 D、 “或非”門 2. 在開關電路中，三極管工作在（ ） A、 飽和區(qū) B、 放大區(qū) C、 截止區(qū) D、 飽和區(qū)或截止區(qū) 3. 示門電路的邏輯表達式為（ ）。 A、 B、 C、 D、 4. 集電極開路的與非門即OC門的用途是（ ） A、實現禁止控制 B、提高開關速度 C、提高抗干

44、擾能力 D、實現線與 5. 圖示門電路的邏輯表達式為（ ）。 A、F=A+B B、F=AB C、 D、 6． 圖示門電路的邏輯表達式為（ ）。 A、 B、 C、A⊙B D、AB 7． 圖示邏輯電路的邏輯式為（ ）。 A、 B、 C、 D、 二、多項選擇 1. TTL與門多余的輸入端的處理方法（ ） A、懸空 B、接高電平 C、并接到一個已經被使用的輸入端上 D、接地 2. 下列器件可以當做反相器使用的有（ ） A、與非門 B、或非

45、門 C、異或門 D、與門 3. 下列表達式可以正確表示圖示邏輯電路的有（ ） A、 B、 C、 D、 4. 對于TTL與非門閑置輸入端的處理，可以（ ）。 A、接電源 B、通過電阻3kΩ接電源 C、接地 D、與有用輸入端并聯 5. 三態(tài)門的三個狀態(tài)是（　?。? A、0 B、1 C、高阻態(tài) D、低阻態(tài) 三、判斷題：正確： “√”，錯誤：“”。 1. 利用三態(tài)門可以實現總線結構。（　　　） 2. TTL與非門的多余輸入端可以接固定高電平。 3. 與非門可以用作反相器。 4. 三極管開關電路中，三極管工作在飽

46、和和截止狀態(tài)。 5. 與非門不可以用作反相器。 6. 或非門可以用作反相器。 7. 或非門不可以用作反相器。 8. 幾個集電極開路與非門的輸出端直接并聯可以實現線與功能。Y9. （256）10＝（10011）2　　( 　　 ) 10. 與非門的輸入端加有低電平時，其輸出端恒為高電平。 11. 或非門的輸入端加有高電平時，其輸出端恒為高電平。 12. CMOS或非門與TTL或非門的邏輯功能完全相同。（ ） 13. 三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ） 14. 一般TTL門電路的輸出端可以直接相連，實現線與。（ ） 15. CMOS O

47、D門（漏極開路門）的輸出端可以直接相連，實現線與。（ ） 16. TTL OC門（集電極開路門）的輸出端可以直接相連，實現線與。（ ） 17. 普通的邏輯門電路的輸出端不可以并聯在一起，否則可能會損壞器件。（ ） 18. 兩輸入端四與非門器件74LS00與7400的邏輯功能完全相同。（ ） 19. 當TTL與非門的輸入端懸空時相當于輸入為邏輯1。（ ） 第4章 組合邏輯電路 一、單項選擇題： 1. 4個輸入端的譯碼器，其輸出端最多為（ C ） A、4 B、8 C、16 D、24 2. 下列器件不可以用來實現邏輯函數的

48、是（ ） A、四選一數據選擇器 B、八選一數據選擇器 C、全加器 D、與非門 3. 八選一數據選擇器，其數據選擇端（地址端）有( C )。 A、1 B、2 C、3 D、8 4. 欲對全班43個學生以二進制代碼編碼表示，最少需要二進制碼的位數是（ B ）。 A、5 B、6 C、8 D、43 5. 在下列邏輯電路中，不是組合邏輯電路的有(D )。 A、譯碼器 B、編碼器 C、全加器 D、寄存器 6．一個8選一數據選擇器的數據輸入端有( D ) 個。 A、1

49、 B、2 C、3 D、8 7．既考慮低位進位，又考慮向高位進位，應選用（ C ）。A、 編碼器 B、 半加器 C、 全加器 D、計數器 8．七段顯示譯碼器，當譯碼器七個輸出端狀態(tài)為abcdefg=1111001時（高點平有效），譯碼器輸入狀態(tài)（8421BCD碼）應為( B )。 A、0011； B、0110； C、0101； D、0100 9．一個4選1數據選擇器，其地址端（選擇控制端）的個數應是（ A ）個。 A、2 B、1 C、4 D、8 10．下列不屬

50、于組合電路的是（C ） A、編碼器 B、譯碼器 C、計數器 D、加法器 11. 下列器件屬于組合電路的是（C ） A、計數器 B、寄存器 C、譯碼器 D、觸發(fā)器 12. 分析如圖所示電路，其反映的邏輯關系是：( ) A、與非關系；B、異或關系；C、同或關系；D、或關系； 13. 在函數F=AB+CD的真值表中，F=1的狀態(tài)有多少個？（ ）。 A、2 B、4 C、6； D、7； 14． 如圖所示電路，實現的邏輯功能為（ ） A、異或 B、與邏輯 C、或邏輯 D、同或 15. 若

51、對40個字符進行二進制代碼編碼，則至少需要( )二進制。 A、 40位 B、 4位 C、 6位 D、 10位 16. 組合邏輯電路通常由（ ）組合而成。 A、門電路 B、觸發(fā)器 C、計數器 D、寄存器 17. 8線-3線優(yōu)先編碼器的輸入為I0-I7 ，當優(yōu)先級別最高的I7有效時，其輸出的值是（ ）。 A、111 B、010 C、000 D、101 18. 比較兩個一位二進制數A和B,當A=B時輸出F=1,則F的表達式是（）。 A、F=AB B、

52、 C、 D、F=A⊙B` 19. 設某函數的表達式F=A+B,若用四選一數據選擇器來設計，則數據端D0D1D2D3的狀態(tài)是（ ）。(設A為高位) A、0111 B、1000 C、1010 D、0101 20. 若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數為（ ） 位。 A、5 B、6 C、10 D、50 21. 一個16選一的數據選擇器，其地址輸入（選擇控制輸入）端有( C )個。 A、1 B、2 C、4 D、16 22. 四選一數據選擇器的數據輸出Y與數據輸

53、入Xi和地址碼Ai之間的邏輯表達式為Y= ( A )。 A、 B、 C、 D、 23. 用四選一數據選擇器實現函數Y=，應使 。 A、D0=D2=0，D1=D3=1 B、D0=D2=1，D1=D3=0 C、D0=D1=0，D2=D3=1 D、D0=D1=1，D2=D3=0 24. 74LS138是3線-8線譯碼器，譯碼輸出為低電平有效，若輸入A2A1A0=100時，輸出=（ a）。 Ａ、00010000 B、11101111 C、11110111 D、00001000 25. 已知3線-8線譯碼器74LS138的輸入三個使

54、能端時，地址碼A2A1A0=101，則對應的輸出為0的是：（ ） A、 B、 C、 D、 26. 已知3線-8線譯碼器74LS138的輸入三個使能端時，地址碼A2A1A0=111，則對應的輸出為0的是：（ ） A、 B、 C、 D、 27. 已知3線-8線譯碼器74LS138的輸入三個使能端時，地址碼A2A1A0=011，則輸出是（ ） A、11111101 B、10111111 C、11110111 D、11111111 29. 屬于組合邏輯電路的是（ ）A、觸發(fā)器 B、全

55、加器 C、移位寄存器 D、計數器 30. 如圖所示電路的邏輯表達式為（ ）。 A、 B、 C、 D、 31. 將化為最簡與或式，結果是（ ） A、A 　　B、BC 　　 C 、AC+A 　　　D、AB+A 32. 化簡的結果是( ) A、 　B、 AB 　　C、AC D、 BC 33. 四選一數據選擇器，AB為地址信號，D0=1，D1=C ，D2=，D3=0，當AB=00時，輸出F=（　　?。? A、1 B、 C C、 D、 0 34. 四選一數據選擇

56、器，AB為地址信號，D0=1，D1=C ，D2=，D3=0，當AB=１１時，輸出F=（　?。? A、1 B、 C C、 D、 0 35. 四選一數據選擇器，AB為地址信號，D0=1，D1=C ，D2=，D3=0，當AB=0１時，輸出F=（） A、1 B、 C C、 D、 0 36. 四選一數據選擇器，AB為地址信號，D0=1，D1=C ，D2=，D3=0，當AB=１0時，輸出F=（　　?。? A、1 B、 C C、 D、 0 37. 當R=“0”，S=“1

57、”時，鐘控RS觸發(fā)器（ ）。 A、 置“0” B、 置“1” C、保 持 原 狀 態(tài) D、狀態(tài)不確定 38. 101鍵盤的編碼器輸出( )位二進制代碼。 A.2 B.6 C.7 D.8 39. 同步時序電路和異步時序電路比較，其差異在于后者（ ）。 A.沒有觸發(fā)器 B.沒有統(tǒng)一的時鐘脈沖控制 C.沒有穩(wěn)定狀態(tài) D.輸出只與內部狀態(tài)有關 40. 組合邏輯電路中，（ ）是3線-8線譯碼器。 A 74HC138 B 74LS147 C74LS161

58、 D 74LS160 41. 如果以高電平表示邏輯1，以低電平表示邏輯0，這種表示方法為（ ） A正邏輯 B 負邏輯 C 與邏輯 D或邏輯 42. 如果以高電平表示邏輯0，以低電平表示邏輯1，這種表示方法為（ ） A正邏輯 B 負邏輯 C 與邏輯 D或邏輯 43. 二、多項選擇 1. TTL與門多余的輸入端的處理方法（ ） A、懸空 B、接高電平 C、并接到一個已經被使用的輸入端上 D、接地 2. 下列器件可以用來實現邏輯函數的是（ ） A、四選一數據選擇器 B、八選一數據選擇器 C、全加器 D、與

59、非門 3. 下列屬于組合電路的是（ ）A、編碼器 B、譯碼器 C、計數器 D、加法器 4. 下列器件不屬于組合電路的是（ ） A、計數器 B、寄存器 C、譯碼器 D、編碼器 5. 下列電路中不具有記憶功能的是（ ）。A、編碼器 B、譯碼器 C、計數器 D、半加器 6. 在下列邏輯電路中，屬于組合邏輯電路的有（ ）。A、譯碼器 B、編碼器 C、全加器 D、寄存器 7. 關于組合電路說法正確的是（） A、 組合邏輯電路當前的輸出僅僅取決于當前的輸入 B、計數器、寄存器都是組合邏輯電路的

60、典型電路 C、門電路是組合電路的基本組成單元 D、組合邏輯電路不含有記憶單元 8. 邏輯函數的表示方法有（　　） A真值表 B 邏輯函數式 C 邏輯圖 D 波形圖 9. 集成芯片（ ）是顯示譯碼器 A 74HC138 B 74HC147 C 7447 D 7448 三、判斷題：正確： “√”，錯誤：“”。 1. 組合邏輯電路沒有記憶功能。 2. 優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。 3. 共陰接法發(fā)光二極管數碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅動。 4. 八選一數據選擇器的地址輸入（選擇控制）端有8

61、個。 5. 要對16個輸入信號進行編碼，至少需要4位二進制碼。 6. 組合邏輯電路t時刻狀態(tài)和t-1時刻該電路的狀態(tài)有關。 7. 組合邏輯電路任何時刻的輸出不僅與該時刻的輸入狀態(tài)有關，還與先前的輸出狀態(tài)有關。 8. 全加器是實現兩個1位二進制數相加并考慮低位進位的邏輯電路。 9. 實現同一邏輯功能的邏輯電路可以不同。 10. 用兩片74138可擴展成4線-16線譯碼器。 11. 用數據選擇器可實現時序邏輯電路。 12. 邏輯變量的取值，1比0大。（ ）。 13. 編碼與譯碼是互逆的過程。（ ） 14. 二進制譯碼器相當于是一個最小項發(fā)生器，便于實現組合邏輯電路。（ ）

62、 15. 液晶顯示器的優(yōu)點是功耗極小、工作電壓低。（ ） 16. 數據選擇器和數據分配器的功能正好相反，互為逆過程。（ ） 17. 組合邏輯電路中產生競爭冒險的主要原因是輸入信號受到尖峰干擾。（ ） 18. 組合電路不含有記憶功能的器件。（ ） 19. 在優(yōu)先編碼器中，當幾個輸入信號同時出現時，電路同時對這幾個信號進行編碼。（ ） 20. 普通編碼器中，允許同時輸入兩個以上的編碼信號，編碼器對優(yōu)先權最高的一個進行編碼。（ ） 21. 1位加法器中，如果不考慮來自低位的進位直接將兩個1位二進制數相加，稱為全加器。（ ） 第5章 觸發(fā)器 一、單項選擇 1

63、.對于同步觸發(fā)的D型觸發(fā)器，要使輸出為1 ，則輸入信號D滿足（ , ） A、D=1 B、D=0 C、不確定 D、D=0或D=1 2. 當J=0，K=0時，鐘控JK觸發(fā)器的次態(tài)輸出為 （ ）。 A、現態(tài)不變 B、1 C、現態(tài)取反 D、0 3. 基本RS觸發(fā)器在觸發(fā)脈沖消失后，輸出狀態(tài)將（ ） A、隨之消失 B、發(fā)生翻轉 C、恢復原態(tài) D、保持現態(tài) 4. 激勵信號有約束條件的觸發(fā)器是（） A、RS觸發(fā)器 B、D觸發(fā)器 C、JK觸發(fā)器 D、T觸發(fā)器 5. 為了使觸發(fā)器克服空翻與振蕩，應采用 （

64、 ）。 A、CP高電平觸發(fā) B、CP低電平觸發(fā) C、CP低電位觸發(fā) D、CP邊沿觸發(fā) 6. 對于J-K觸發(fā)器，若J=K，則可完成（ ）觸發(fā)器的邏輯功能。 A、R-S； B、D； C、T； D、T’ 7. 如果J=K=1，每次出現時鐘脈沖時，JK觸發(fā)器都要（ ）A、置1 B、置0 C、保持 D、翻轉 8. 欲使JK觸發(fā)器按工作，可使JK觸發(fā)器的輸入端（; ）。 A、 B、 C、 D、 9. 滿足特征方程的觸發(fā)器稱為（ ）。A、D觸發(fā)器 B、JK觸發(fā)器 C、T觸發(fā)器 D、T’觸發(fā)器

65、10. 要使JK觸發(fā)器在時鐘脈沖作用下的次態(tài)與現態(tài)相反，JK的取值應為( ) A、00 B、11 C、01 D、01或10 11. 欲使JK觸發(fā)器按工作，可使JK觸發(fā)器的輸入端（ ）。 A、 B、 C、 D、 12. 一個T觸發(fā)器，在T=1時，加上時鐘脈沖，則觸發(fā)器（ ）。A、保持原態(tài) B、置0 C、置1 D、翻轉 13. 同步RS觸發(fā)器不允許輸入的變量組合RS為( ) A、00 B、01 C、10 D、11 14. 對于Ｄ觸發(fā)器，若CP脈沖到來時所加的激勵信號Ｄ＝１，可以使觸發(fā)器的狀態(tài)（ ） A、由0變0

66、 B、由變0 C、由變1 D、由1變0 15. 使同步RS觸發(fā)器置0的條件是RS為（ ） A、00 B、01 C、10 D、11 16. 主從JK觸發(fā)器是（ ） A、在CP上升沿觸發(fā) B、在CP下降沿觸發(fā) C、在CP=1時觸發(fā) D、與CP無關 17. 若JK觸發(fā)器的原狀態(tài)為0，欲在CP作用后仍為0狀態(tài)，在激勵JK應為（ ） A、J=0，K=0 B、J=1，K=1 C、J=0，K=X D、J=X，K=X （注：X表示0、1均可） 18. T觸發(fā)器的特征方程為（ ） A、 B、 C、 D、 19. 將D觸發(fā)器轉換成T觸發(fā)器，則應令（ ） A、 B、 C、 D、 20. 對于D觸發(fā)器，欲使，應使輸入D=（ ） 。 A、0 B、1 C、Q D、 21. 對于JK觸發(fā)器，若J=K，則可完成（ ）觸發(fā)器的邏輯功能。A、RS B、D C、T D、Tˊ 22.