數(shù)字電子技術(shù) 實(shí)驗(yàn)報(bào)告

《數(shù)字電子技術(shù) 實(shí)驗(yàn)報(bào)告》由會(huì)員分享，可在線閱讀，更多相關(guān)《數(shù)字電子技術(shù) 實(shí)驗(yàn)報(bào)告（13頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、實(shí)驗(yàn)一 組合邏輯電路設(shè)計(jì)與分析 1. 實(shí)驗(yàn)?zāi)康? （1）學(xué)會(huì)組合邏輯電路的特點(diǎn)； （2）利用邏輯轉(zhuǎn)換儀對(duì)組合邏輯電路進(jìn)行分析與設(shè)計(jì)。 2. 實(shí)驗(yàn)原理 組合邏輯電路是一種重要的數(shù)字邏輯電路：特點(diǎn)是任何時(shí)刻的輸出僅僅取決于同一時(shí)刻輸入信號(hào)的取值組合。根據(jù)電路確定功能，是分析組合邏輯電路的過程，一般按圖1-1所示步驟進(jìn)行分析。 圖1-1 組合邏輯電路的分析步驟 根據(jù)要求求解電路，是設(shè)計(jì)組合邏輯電路的過程，一般按圖1-2所示步驟進(jìn)行設(shè)計(jì)。圖1-2 組合邏輯電路的設(shè)計(jì)步驟 3. 實(shí)驗(yàn)電路及步驟 （1） 利用邏輯轉(zhuǎn)換儀對(duì)已知邏輯電路進(jìn)行分析。 a. 按圖1-3所示連接電

2、路。 圖1-3 待分析的邏輯電路A b. 在邏輯轉(zhuǎn)換儀面板上單擊由邏輯電路轉(zhuǎn)換為真值表的按鈕和由真值表導(dǎo)出簡(jiǎn)化表達(dá)式后，得到如圖1-4所示結(jié)果。觀察真值表，我們發(fā)現(xiàn)：當(dāng)四個(gè)輸入變量A,B,C,D中1的個(gè)數(shù)為奇數(shù)時(shí)，輸出為0，而當(dāng)四個(gè)輸入變量A,B,C,D中1的個(gè)數(shù)為偶數(shù)時(shí)，輸出為1。因此這是一個(gè)四位輸入信號(hào)的奇偶校驗(yàn)電路。 圖1-4 經(jīng)分析得到的真值表和表達(dá)式 （2） 根據(jù)要求利用邏輯轉(zhuǎn)換儀進(jìn)行邏輯電路的設(shè)計(jì)。 a. 問題提出：有一火災(zāi)報(bào)警系統(tǒng)，設(shè)有煙感、溫感和紫外線三種類型不同的火災(zāi)探測(cè)器。為了防止誤報(bào)警，只有當(dāng)其中有兩種或兩種以上的探測(cè)器發(fā)出火災(zāi)探測(cè)信

3、號(hào)時(shí)，報(bào)警系統(tǒng)才產(chǎn)生報(bào)警控制信號(hào)，試設(shè)計(jì)報(bào)警控制信號(hào)的電路。 b. 在邏輯轉(zhuǎn)換儀面板上根據(jù)下列分析出真值表如圖1-5所示：由于探測(cè)器發(fā)出的火災(zāi)探測(cè)信號(hào)也只有兩種可能，一種是高電平（1），表示有火災(zāi)報(bào)警；一種是低電平（0），表示正常無火災(zāi)報(bào)警。因此，令A(yù)、B、C分別表示煙感、溫感、紫外線三種探測(cè)器的探測(cè)輸出信號(hào)，為報(bào)警控制電路的輸入、令F為報(bào)警控制電路的輸出。 圖1-5 經(jīng)分析得到的真值表 （3） 在邏輯轉(zhuǎn)換儀面板上單擊由真值表到處簡(jiǎn)化表達(dá)式的按鈕后得到最簡(jiǎn)化表達(dá)式AC+AB+BC。 4. 實(shí)驗(yàn)心得 通過本次實(shí)驗(yàn)的學(xué)習(xí)，我們復(fù)習(xí)了數(shù)電課本關(guān)于組合邏輯電路分析與設(shè)計(jì)的相關(guān)知識(shí)，

4、掌握了邏輯轉(zhuǎn)換儀的功能及其使用方法。初步掌握了軟件multisim的用法。  實(shí)驗(yàn)二 編碼器、譯碼器電路仿真實(shí)驗(yàn) 1. 實(shí)驗(yàn)?zāi)康? （1） 掌握編碼器、譯碼器的工作原理。 （2） 常見編碼器、譯碼器的應(yīng)用。 2. 實(shí)驗(yàn)原理 所謂編碼是指在選定的一系列二進(jìn)制數(shù)數(shù)碼中，賦予每個(gè)二進(jìn)制數(shù)碼以某一固定含義。例如，用二進(jìn)制數(shù)碼表示十六進(jìn)制數(shù)叫做二—十六進(jìn)制編碼。能完成編碼功能的電路統(tǒng)稱為編碼器。74LS148D是常用8線—3線優(yōu)先編碼器。在8個(gè)輸入線上可以同時(shí)出現(xiàn)幾個(gè)有效輸入信號(hào)，但只對(duì)其中優(yōu)先權(quán)最高的一個(gè)有效輸入信號(hào)進(jìn)行編碼。其中7端優(yōu)先權(quán)最高，0端優(yōu)先權(quán)最低，其他端的優(yōu)

5、先權(quán)按端腳號(hào)的遞減順序排列。~E1為選通輸入端，低電平有效，只有~E1=0時(shí)，編碼器正常工作，而在~E1=1時(shí)，所以的輸出端均被封鎖。E0為選通輸出端，GS為優(yōu)先標(biāo)志端。該編碼器輸入、輸出均為低電平有效。 譯碼器是編碼的逆過程，將輸入的每個(gè)二進(jìn)制代碼賦予的含義“翻譯”過來，給出相應(yīng)的輸出信號(hào)。能夠完成譯碼功能的電路焦作譯碼器。74LS138D屬于3線—8線譯碼器。該譯碼器輸入高電平有效，輸出低電平有效。 3. 實(shí)驗(yàn)電路及步驟 3.1電路 （1）8—3線優(yōu)先編碼器具體電路如圖2-1所示，說明如下： 利用9個(gè)單刀雙擲開關(guān)（J0—J8）切換8位信號(hào)輸入端和選通輸入端（~E1）輸入

6、的高低電平狀態(tài)。利用5個(gè)探測(cè)器（X1—X5）觀察3位信號(hào)輸出端、選通輸出端、優(yōu)先標(biāo)志段輸出信號(hào)的高低電平狀態(tài)（探測(cè)器亮表示輸出高電平“1”，滅表示輸出低電平“0”）。 （2）3—8線譯碼器具體電路如圖2-2所示，說明如下： 利用3個(gè)單刀雙擲開關(guān)（J1—J3）切換二路輸入端輸入的高低電平狀態(tài)。利用8個(gè)探測(cè)器（X0—X7）觀察8路輸出端輸以信號(hào)的高低電平狀態(tài)（探測(cè)器亮表示輸出高電平“1”，滅表示輸出低電平“0”）。使能端G1接高電平，G2A接低電平，G2B接低電平。 3.2 步驟 （1）8—3線優(yōu)先編碼器實(shí)驗(yàn)步驟： a. 按圖2-1所示連接電路。 b. 切換9個(gè)單刀雙擲開關(guān)（

7、J0—J8）進(jìn)行仿真實(shí)驗(yàn)，將結(jié)果填入表2.1中。輸入端中的“1”表示接高電平，“0”表示接低電平，“”表示接高、低電平都可以。輸出端中的“1”表示探測(cè)器亮，“0”表示探測(cè)器滅。該編碼器輸入、輸出均為低電平有效。 圖2-1 8—3線優(yōu)先編碼器仿真電路 輸入端 輸出端 ~E1 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 A2 A1 A0 GS E0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 1

8、 1 1 0 1 0 1 1 1 1 1 1 0 1 1 0 0 1 0 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 0 1 0 1 1 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 0 0 0 0 0 1 表2.1 8—3線譯碼器真值表（輸入高

9、電平有效，輸出低電平有效） （2）3-8線譯碼器實(shí)驗(yàn)步驟： a. 按圖2-2所示連接電路。 b. 切換3個(gè)單刀雙擲開關(guān)（J1—J3）進(jìn)行仿真實(shí)驗(yàn)，得到表2.2所示結(jié)果。輸入端中的“1”表示接高電平，“0”表示接低電平。輸出端中的“1”表示探測(cè)器亮，“0”表示探測(cè)器滅。該譯碼器輸入高電平有效，輸出低電平有效。 圖2-2 3—8線譯碼器仿真電路 輸入端 輸出端 G1 G2A G2B A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0

10、0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 表2.2 3—8線譯碼

11、器真值表（輸入高電平有效，輸出低電平有效） 4. 實(shí)驗(yàn)心得 本次實(shí)驗(yàn)主要掌握編碼器、譯碼器的工作原理，并掌握了如何利用基礎(chǔ)編碼器設(shè)計(jì)位數(shù)更高的編碼器。知道了各個(gè)管腳的功能與連接方式，進(jìn)一步學(xué)習(xí)了multisim軟件的使用。 實(shí)驗(yàn)三 觸發(fā)器電路仿真實(shí)驗(yàn) 1. 實(shí)驗(yàn)?zāi)康? （1） 掌握邊沿觸發(fā)器的邏輯功能。 （2） 邏輯不同邊沿觸發(fā)器邏輯功能之間的相互切換。 2. 實(shí)驗(yàn)原理 觸發(fā)器是構(gòu)成時(shí)序電路的基本邏輯單元，具有記憶、存儲(chǔ)二進(jìn)制信息的功能。從邏輯功能上將觸發(fā)器分為RS、D、JK、T、T’等幾種類型，對(duì)于邏輯功能的描述有真值表、波形圖、特征方程等幾種方法。功能不

12、同的觸發(fā)器之間可以相互轉(zhuǎn)換。邊沿觸發(fā)器是指只在CP上升沿或下降沿到來時(shí)接受此刻的輸入信號(hào)，進(jìn)行狀態(tài)轉(zhuǎn)換，而其他時(shí)刻輸入信號(hào)狀態(tài)的變化對(duì)其沒有影響的電路。 集成觸發(fā)器通常具有異步置位、復(fù)位功能。74LS74D是在一片芯片上包含兩個(gè)完全獨(dú)立邊沿D觸發(fā)器的集成電路。對(duì)它的分析可分為以下三種情況： （1） 無論CP、D為何值，只要1~CLR=0，~1PR=1，觸發(fā)器置0；只要~1CLR=1，~1PR=0，觸發(fā)器置1。（“~”表示非） （2） 當(dāng)~1CLR=~1PR=0時(shí)為不允許狀態(tài)、 （3） 當(dāng)~1CLR=~1PR=1且CP處于上升沿時(shí)， 74LS112D是在一芯片上飽和兩個(gè)完全獨(dú)立邊沿JK

13、觸發(fā)器的集成電路。對(duì)他的分析可分為以下三種情況。 （1） 無論CP、J、K為何值，只要~1CLR=0，~1PR=1，觸發(fā)器置0；只要~1CLR=1，~1PR=0，觸發(fā)器置1。（“~”表示非） （2） 當(dāng)~1CLR=~1PR=0時(shí)為不允許狀態(tài)。 （3） 當(dāng)~1CLR=~1PR=1且CP處于下降沿時(shí)，。 圖4-1 74LS74D 邏輯符號(hào)和引腳注解 圖4-2 74LS112D邏輯符號(hào)和引腳注解 3. 實(shí)驗(yàn)電路及步驟 3.1電路 （1） D觸發(fā)器仿真電路如圖4-3所示，說明如下： 輸入端 現(xiàn)態(tài) 次態(tài) CP ~CLP ~PR D 0 0

14、 0 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 利用單刀雙擲開關(guān)J1、J2、J3、J4切換輸入管腳的信號(hào)電平狀態(tài)，利用探測(cè)器X1觀察輸出管腳的信號(hào)電平狀態(tài)。用示波器查看輸出管腳的信號(hào)波形。 表4.1 邊沿D觸發(fā)器74LS74D真值表 圖4-3 D觸發(fā)仿真電路 3.2步驟 D觸發(fā)器仿真電路實(shí)驗(yàn)步驟。 a. 按圖4-3所示連接電路。 b. 進(jìn)行仿真電路實(shí)驗(yàn)，利用開關(guān)來改變~1PR、1D、~1CP、CP的狀態(tài)，觀察輸出端1Q的變化，將結(jié)果填入表4.1并驗(yàn)證結(jié)果。輸入端的“1”表示接高電平

15、，“0”表示接低電平，“x”表示接高、低電平都可以。輸出端的“1”表示探測(cè)器亮，“0”表示探測(cè)器滅。 實(shí)驗(yàn)四 計(jì)數(shù)器電路仿真實(shí)驗(yàn) 1. 實(shí)驗(yàn)?zāi)康? （1）了解計(jì)數(shù)器的日常應(yīng)用和分類。 （2）熟悉集成計(jì)數(shù)器邏輯功能和其各控制端作用。 （3）掌握計(jì)數(shù)器使用方法。 2. 實(shí)驗(yàn)原理 統(tǒng)計(jì)輸入脈沖個(gè)數(shù)的過程叫計(jì)數(shù)。能夠完成計(jì)數(shù)工作的電路稱作計(jì)數(shù)器。計(jì)數(shù)器的基本功能是統(tǒng)計(jì)叫鐘脈沖的個(gè)數(shù)，即實(shí)現(xiàn)計(jì)數(shù)操作，也可用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖等。計(jì)數(shù)器的種類很多，根據(jù)計(jì)數(shù)脈沖引入方式的不同，將計(jì)數(shù)器分為同步計(jì)數(shù)器和異步計(jì)數(shù)器；根據(jù)計(jì)數(shù)過程中計(jì)數(shù)變化趨勢(shì)，將計(jì)數(shù)器分為加法計(jì)數(shù)器、減

16、法計(jì)數(shù)器、可逆計(jì)數(shù)器；根據(jù)計(jì)數(shù)器中計(jì)數(shù)長(zhǎng)度的不同，可以將計(jì)數(shù)器分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器（例如十進(jìn)制、N進(jìn)制）。 二進(jìn)制計(jì)數(shù)器是構(gòu)成其他各種計(jì)數(shù)器的基礎(chǔ)。按照計(jì)數(shù)器中計(jì)數(shù)值的編碼方法，用n表示二進(jìn)制代表，N表示狀態(tài)位，滿足的計(jì)數(shù)器稱作二進(jìn)制計(jì)數(shù)器。74LS161D是常見的二進(jìn)制加法同步計(jì)數(shù)器，其功能如表5.1所示。 表5.1 74LS161D功能表（~表示“非”） 輸入 輸出 ~CLR ~LOAD ENT ENP CLK A B C D QA QB QC QD 0 X X X X X X X X 0 0 0 0 1 0

17、 X X 1 Da Db Dc Dd Da Db Dc Dd 1 1 0 X X X X X X 計(jì)數(shù) 1 1 0 X X X X X X 保持 1 1 X 0 X X X X X 保持 3. 實(shí)驗(yàn)電路及步驟 3.1電路 74LS161D構(gòu)成的二進(jìn)制加法同步計(jì)數(shù)器。具體電路如圖5-1所示，說明如下： a.該電路采用總線方式進(jìn)行連接。 b.利用J2、J2、J3、J4四個(gè)單刀雙擲開關(guān)可以切換74LS161D第7、10、9、1腳輸入的高低電平狀態(tài)。74LS161D第3、4、5、6（4位二進(jìn)制輸入端）同

18、時(shí)接高電平。74LS161D第15腳（進(jìn)位輸出端）接探測(cè)器X1。V1為時(shí)鐘信號(hào)。利用邏輯分析儀觀察四位二進(jìn)制輸出端（第11、12、13、14腳）、進(jìn)位輸出端（第15腳）和時(shí)鐘信號(hào)端（第2腳）的波形。利用數(shù)碼管U2顯示計(jì)數(shù)器的計(jì)數(shù)情況。 圖5-1 74LS161D構(gòu)成的二進(jìn)制加法同步計(jì)數(shù)器 3.2步驟 74LS161D構(gòu)成的二進(jìn)制加法同步計(jì)數(shù)器仿真實(shí)驗(yàn)步驟。 a.按圖5-1所示連接電路。 b.利用J1、J2、J3、J4四個(gè)單刀雙擲開關(guān)切換74LS161D第1、7、9、10腳輸入的高低電平狀態(tài)，同時(shí)觀察數(shù)碼管U2的輸出信號(hào)，驗(yàn)證表5.1給定的74LS161D功能是否與實(shí)驗(yàn)結(jié)果相吻合。 c.觀測(cè)探測(cè)器X1發(fā)現(xiàn)當(dāng)該計(jì)數(shù)器計(jì)滿（計(jì)到數(shù)碼管U2顯示“F”時(shí)），探測(cè)器X1亮，表明進(jìn)位輸出端有進(jìn)位輸出且高電平有效。 d.邏輯分析儀觀察的結(jié)果如圖5-2所示，驗(yàn)證其結(jié)果是否與表5.1給定的74LS161D功能相吻合。改變時(shí)鐘信號(hào)V1的幅度和頻率，觀察數(shù)碼管和邏輯分析儀顯示結(jié)果有何變化。 圖5-2 邏輯分析儀觀察結(jié)果 5． 實(shí)驗(yàn)心得 通過本次實(shí)驗(yàn)了解計(jì)數(shù)器的日常應(yīng)用和分類，熟悉集成計(jì)數(shù)器邏輯功能和其各控制端作用，掌握計(jì)數(shù)器使用方法。