《《微電子學概論》--Chap036721》由會員分享，可在線閱讀，更多相關(guān)《《微電子學概論》--Chap036721（61頁珍藏版）》請在裝配圖網(wǎng)上搜索。
1、第三章第三章 大規(guī)模集成電路基礎(chǔ)大規(guī)模集成電路基礎(chǔ)3.1 半導體集成電路概述半導體集成電路概述集成電路（集成電路（Intergrated Circuit，IC）芯片（芯片（Chip,Die）：沒有封裝的單個集成電路。）：沒有封裝的單個集成電路。硅片（硅片（Wafer）：包含許多芯片的大圓硅片。）：包含許多芯片的大圓硅片。集成電路的成品率：集成電路的成品率：Y=硅片上好的芯片數(shù)硅片上好的芯片數(shù)硅片上總的芯片數(shù)硅片上總的芯片數(shù)100%成品率的檢測，決定工藝的穩(wěn)定性，成成品率的檢測，決定工藝的穩(wěn)定性，成品率對集成電路廠家很重要品率對集成電路廠家很重要集成電路領(lǐng)域集成電路領(lǐng)域中兩個常用術(shù)中兩個常用術(shù)語
2、語集成電路發(fā)展的原動力：不斷提高的性能集成電路發(fā)展的原動力：不斷提高的性能/價格比價格比集成電路發(fā)展的特點：性能提高、價格降低集成電路發(fā)展的特點：性能提高、價格降低集成電路的性能指標：集成電路的性能指標：集成度集成度 速度、功耗（功耗速度、功耗（功耗延遲積，又稱電路的優(yōu)值。延遲積，又稱電路的優(yōu)值。功耗功耗延延遲積越小，遲積越小，集成電路的速度越快或功耗越低，性能越好集成電路的速度越快或功耗越低，性能越好）特征尺寸（集成電路中半導體器件的最小尺度）特征尺寸（集成電路中半導體器件的最小尺度）可靠性可靠性主要途徑：縮小器件的特征尺寸主要途徑：縮小器件的特征尺寸 增大硅片面積增大硅片面積集成電路的關(guān)鍵
3、技術(shù)：光刻技術(shù)集成電路的關(guān)鍵技術(shù)：光刻技術(shù)(DUV)縮小尺寸：縮小尺寸：0.5m(深亞微米深亞微米)0.250.18 m(超深亞微米超深亞微米)0.13 m增大硅片：增大硅片：8英寸英寸12英寸英寸亞亞0.1m mm：一系列的挑戰(zhàn)，：一系列的挑戰(zhàn)，亞亞50nm：關(guān)鍵問題尚未解決：關(guān)鍵問題尚未解決新的光刻技術(shù)：新的光刻技術(shù)：EUV（甚遠紫外）（甚遠紫外）SCAPEL(Bell Lab.的的E-Beam)X-ray集成電路的制造過程：集成電路的制造過程：設(shè)計設(shè)計 工藝加工工藝加工 測試測試 封裝封裝定義電路的輸入輸出（電路指標、性能）定義電路的輸入輸出（電路指標、性能）原理電路設(shè)計原理電路設(shè)計電路
4、模擬電路模擬(SPICE)布局布局(Layout)考慮寄生因素后的再模擬考慮寄生因素后的再模擬原型電路制備原型電路制備測試、評測測試、評測產(chǎn)品產(chǎn)品工藝問題工藝問題定義問題定義問題不符合不符合不符合不符合集成電路產(chǎn)業(yè)的發(fā)展趨勢：集成電路產(chǎn)業(yè)的發(fā)展趨勢：獨立的設(shè)計公司（獨立的設(shè)計公司（Design House）獨立的制造廠家（標準的獨立的制造廠家（標準的Foundary）集成電路類型：數(shù)字集成電路、模擬集成電路集成電路類型：數(shù)字集成電路、模擬集成電路數(shù)字集成電路基本單元：開關(guān)管、反相器、組合邏輯門數(shù)字集成電路基本單元：開關(guān)管、反相器、組合邏輯門模擬集成電路基本單元：放大器、電流源、電流鏡、轉(zhuǎn)換器等
5、模擬集成電路基本單元：放大器、電流源、電流鏡、轉(zhuǎn)換器等3.2 雙極集成電路基礎(chǔ)雙極集成電路基礎(chǔ)（具有速度快、穩(wěn)定性好、負載能力強等特點）（具有速度快、穩(wěn)定性好、負載能力強等特點）有源元件：有源元件：雙極晶體管雙極晶體管(有電子和空穴兩種載流子）有電子和空穴兩種載流子）無源元件：電阻、電容、電感等無源元件：電阻、電容、電感等PN結(jié)隔離結(jié)隔離的平面的平面npn雙極晶體管雙極晶體管在硅片上形成各自（各種晶體管、二極管、電阻、電容在硅片上形成各自（各種晶體管、二極管、電阻、電容等）電絕緣的隔離區(qū)。等）電絕緣的隔離區(qū)。一、集成電路中的雙極晶體管一、集成電路中的雙極晶體管二、雙極型數(shù)字集成電路二、雙極型數(shù)
6、字集成電路基本單元：邏輯門電路基本單元：邏輯門電路雙極邏輯門電路類型（幾種主要的）：雙極邏輯門電路類型（幾種主要的）：4電阻耦合型電阻耦合型-電阻電阻-晶體管邏輯晶體管邏輯(RTL)：4二極管耦合二極管耦合-二極管二極管-晶體管邏輯晶體管邏輯(DTL)4晶體管耦合晶體管耦合-晶體管晶體管-晶體管邏輯晶體管邏輯(TTL)4合并晶體管合并晶體管-集成注入邏輯集成注入邏輯(I2L)4發(fā)射極耦合邏輯發(fā)射極耦合邏輯(ECL)是一種或非門，只要有一是一種或非門，只要有一個輸入為高電平，輸出則個輸入為高電平，輸出則為低電平。這種電路速度為低電平。這種電路速度較慢，負載能力和抗干擾較慢，負載能力和抗干擾能力較
7、差。能力較差。是一種與非門，只要有一個是一種與非門，只要有一個輸入為低電平，輸出則為高輸入為低電平，輸出則為高電平，只有當所有的輸入端電平，只有當所有的輸入端都是高電平時，輸出才為低都是高電平時，輸出才為低電平。這種電路速度慢，但電平。這種電路速度慢，但提高了負載能力和抗干擾能提高了負載能力和抗干擾能力。力。這種電路在速度和延遲功這種電路在速度和延遲功耗積方面有了進一步提高。耗積方面有了進一步提高。這種電路中的器件只工這種電路中的器件只工作在截止區(qū)和線性區(qū)，作在截止區(qū)和線性區(qū)，不進入飽和區(qū)，它具有不進入飽和區(qū)，它具有速度快，邏輯功能強、速度快，邏輯功能強、扇出能力大、抗輻射性扇出能力大、抗輻射
8、性能好等優(yōu)點。能好等優(yōu)點。三、雙極模擬集成電路三、雙極模擬集成電路一般分為：一般分為：1.線性電路（輸入與輸出呈線性關(guān)系）線性電路（輸入與輸出呈線性關(guān)系）運算放大器、直流放大器、音頻放大器、中頻放大器、寬帶運算放大器、直流放大器、音頻放大器、中頻放大器、寬帶放大器、功率放大器、穩(wěn)壓器等放大器、功率放大器、穩(wěn)壓器等2.非線性電路：非線性電路：對數(shù)放大器、電壓比較器、調(diào)制對數(shù)放大器、電壓比較器、調(diào)制/解調(diào)器、各種信號發(fā)生器解調(diào)器、各種信號發(fā)生器等等3.接口電路：如接口電路：如A/D、D/A、各種驅(qū)動、讀出放大電路等、各種驅(qū)動、讀出放大電路等.為了以較低成本獲得所需要的電路功能為了以較低成本獲得所需
9、要的電路功能,在設(shè)在設(shè)計中有一些明顯不同于分立元件電路之處計中有一些明顯不同于分立元件電路之處,如在元如在元件的選擇上件的選擇上,寧可多用晶體管而盡量少用無源元件寧可多用晶體管而盡量少用無源元件.3.3 MOS集成電路基礎(chǔ)一、集成電路中的一、集成電路中的MOSFET按溝道的導電類型分：按溝道的導電類型分：PMOS、NMOS、CMOS按柵材料分：按柵材料分：硅柵和鋁柵。硅柵和鋁柵。NMOS還可分成：還可分成：E/E MOS和和E/D MOSDMOS和和VMOS新結(jié)構(gòu)新結(jié)構(gòu)從工藝分從工藝分：P阱工藝、阱工藝、N阱工藝或者雙阱工藝阱工藝或者雙阱工藝基本電路結(jié)構(gòu)：基本電路結(jié)構(gòu)：MOS器件結(jié)構(gòu)器件結(jié)構(gòu)N
10、溝道增強型溝道增強型MOSFET基本電路結(jié)構(gòu)：基本電路結(jié)構(gòu)：CMOS基本電路結(jié)構(gòu)：基本電路結(jié)構(gòu)：CMOS CMOS集成電路已成為整個半導體集成電路的主流技集成電路已成為整個半導體集成電路的主流技術(shù)，目前市場占有率超過術(shù)，目前市場占有率超過95%。CMOS是是pMOSFET和和nMOSFET串接起來的一種電路形式，為了串接起來的一種電路形式，為了在同一硅襯底上同時制作出在同一硅襯底上同時制作出p溝和溝和n溝溝MOSFET，必須在同一硅襯底上分別形成，必須在同一硅襯底上分別形成n型和型和p型區(qū)域，型區(qū)域，并在并在n型區(qū)域上制作型區(qū)域上制作pMOSFET，在，在p型區(qū)域上型區(qū)域上制作制作nMOSFE
11、T。如果選用。如果選用n型襯底，則可在襯型襯底，則可在襯底上直接制作底上直接制作pMOSFET，但對于，但對于nMOSFET必必須在硅襯底上形成須在硅襯底上形成p型擴散區(qū)（常稱為型擴散區(qū)（常稱為p阱）以阱）以滿足制備滿足制備nMOSFET的需要。的需要。深亞微米深亞微米CMOS晶體管結(jié)構(gòu)晶體管結(jié)構(gòu)STI(Shallow Trench Isolation)（淺溝道絕緣）（淺溝道絕緣）二、二、MOS數(shù)字集成電路數(shù)字集成電路1.MOS開關(guān)開關(guān)(以增強型以增強型NMOS為例為例)一一個個MOS管管可可以以作作為為一一個個開開關(guān)關(guān)使使用用，電電路路中中Cl是是其其負負載載電容。電容。當當Vg=0時，時，
12、T截止，相當于開關(guān)斷開。截止，相當于開關(guān)斷開。當當Vg=1時，時，T導通，相當于開關(guān)合上。導通，相當于開關(guān)合上。NMOS管開關(guān)管開關(guān)ViVg-Vt時：輸入端處于開啟狀態(tài)，設(shè)初始時時：輸入端處于開啟狀態(tài)，設(shè)初始時Vo=0，則，則Vi剛加上時，輸出端也處于開啟狀態(tài)，剛加上時，輸出端也處于開啟狀態(tài)，MOS管導通，溝管導通，溝道電流對負載電容道電流對負載電容Cl充電，直至充電，直至Vo=Vi。ViVg-Vt時時：輸輸入入溝溝道道被被夾夾斷斷，設(shè)設(shè)初初始始VoVg-Vt，則則Vi剛剛加加上上時時，輸輸出出端端導導通通，溝溝道道電電流流對對Cl充充電電，隨隨著著Vo的的上上升升，溝溝道道電電流流逐逐漸漸減
13、減小小，當當Vo=Vg-Vt時時，輸輸出出端端也也夾夾斷，斷，MOS管截止，管截止，Vo保持保持Vg-Vt不變。不變。綜上所述：綜上所述：ViVg-Vt時，時，MOS管無損地傳輸信號；管無損地傳輸信號；ViVg-Vt時時，Vo=Vg-Vt信信號號傳傳輸輸有有損損失失，稱稱為為閾閾值值損損失失，對對于于高高電電平平1，NMOS開開關(guān)關(guān)輸輸出出端損失一個端損失一個Vt；PMOS管開關(guān)管開關(guān) 傳輸高電平傳輸高電平1邏輯：邏輯：信號可以無損的傳輸；信號可以無損的傳輸；傳輸?shù)碗娖絺鬏數(shù)碗娖?邏輯：邏輯：信號傳輸有閾值損失；信號傳輸有閾值損失；CMOS傳輸門傳輸門(開關(guān)開關(guān))0 1 2 3 4 5 ViV
14、o54321雙管通N管通P管通ViVoVddVgpVgnCMOS傳輸門傳輸門 為了解決為了解決NMOS管在傳輸管在傳輸1電平、電平、PMOS在傳輸在傳輸0電電平時的信號損失，通常采用平時的信號損失，通常采用CMOS傳輸門作為開關(guān)使用。它傳輸門作為開關(guān)使用。它是由一個是由一個N管和一個管和一個P管構(gòu)成。工作時，管構(gòu)成。工作時，NMOS管的襯底接地，管的襯底接地，PMOS管的襯底接電源，且管的襯底接電源，且NMOS管柵壓管柵壓Vgn與與PMOS管的柵管的柵壓壓Vgp極性相反。極性相反。Vgp=1，Vgn=0時：雙管截止，相當于開關(guān)斷開；時：雙管截止，相當于開關(guān)斷開；Vgp=0，vgn=1時：雙管有
15、下列三種工作狀態(tài)：時：雙管有下列三種工作狀態(tài)：ViVgn+Vtn N管導通，管導通，Vi Vgp+|Vtp|P管截止管截止 Vi通過通過n管對管對Cl充電至：充電至：Vo=ViViVgp+|Vtp|P管導通管導通 Vi通過雙管對通過雙管對Cl充電至：充電至：Vo=ViVi Vgn+Vtn N管截止，管截止，Vi Vgp+|Vtp|P管導通管導通 Vi通過通過P管對管對Cl充電至：充電至：Vo=Vi通通過過上上述述分分析析，CMOS傳傳輸輸門門是是較較理理想想的的開開關(guān)關(guān)，它它可可將將信信號號無損地傳輸?shù)捷敵龆?。無損地傳輸?shù)捷敵龆恕?.反相器反相器數(shù)字電路的最基本單元，邏數(shù)字電路的最基本單元，邏
16、輯輯“非非”功能；功能；按負載元件：電阻負載、增按負載元件：電阻負載、增強負載、耗盡負載和互補負強負載、耗盡負載和互補負載。載。按負載元件和驅(qū)動元件之間按負載元件和驅(qū)動元件之間的關(guān)系：有比反相器和無比的關(guān)系：有比反相器和無比反相器。反相器。負載元件驅(qū)動元件V0Vdd ViVssMOS反相器主要類型反相器主要類型u電阻負載反相器（電阻負載反相器（E/R）u增強型負載反相器（增強型負載反相器（E/E）飽和負載飽和負載非飽和負載非飽和負載u耗盡負載反相器（耗盡負載反相器（E/DE/D）柵漏短接的柵漏短接的E/DE/D反相器反相器柵源短接的柵源短接的E/DE/D反相器反相器uCMOS反相器反相器有比反
17、相器無比反相器根據(jù)負載元件的不同類型根據(jù)負載元件的不同類型分為以上四類分為以上四類根據(jù)負載元件和驅(qū)動元件之根據(jù)負載元件和驅(qū)動元件之間的關(guān)系分為以上兩類間的關(guān)系分為以上兩類(a).電阻負載反相器（電阻負載反相器（E/R）Vi為低時：驅(qū)動管截止，輸出為高電平：Voh=VddVi=Vdd時：輸出為低電平：其中Ron為Me管的導通電阻。為了使Vol足夠低，要求Ron與Rl應(yīng)有合適的比例。因此，E/R反相器為有比反相器。VddVoVssViRlMe（b）.增強型增強型負載反相器（負載反相器（E/E）E/E飽和負載反相器VddVoVssViMlMeE/E非飽和非飽和負載反相器負載反相器VddVoVssVi
18、MlMeVggVdd+Vte（c）.耗盡耗盡負載反相器（E/D）柵漏短接的柵漏短接的E/DE/D反相器：反相器：工作情況與工作情況與E/EE/E非飽和負載反相器特性相同，非飽和負載反相器特性相同，這里不再介紹了。這里不再介紹了。VddVoVssViMlMe柵源短接的E/D反相器 VssVoViVddMlMeE/R、E/E、E/D反相器都是有比電路反相器都是有比電路(ratioed gate):即輸出低電平和即輸出低電平和驅(qū)動管的尺寸驅(qū)動管的尺寸有關(guān)。有關(guān)。（d）CMOS反相器反相器（一對互補的（一對互補的MOSFET組成）組成）Vi為低電平時：Tn截止，Tp導通，Voh=VddVi為高電平時：
19、Tn導通，Tp截止，Vol=03.CMOS反相器電壓傳輸特性反相器電壓傳輸特性VTCVin(V)Vout(V)CMOS反相器電壓傳輸特性反相器電壓傳輸特性VTCVin(V)Vout(V)NMOS截止截止PMOS線性線性NMOS飽和飽和PMOS線性線性NMOS飽和飽和PMOS飽和飽和NMOS線性線性PMOS飽和飽和NMOS線性線性PMOS截止截止abcdef0 ViVtn時：時：N管截止管截止 P管線性（管線性（ViVtnVo+Vtp）P管無損地將管無損地將Vdd傳送到輸出端：傳送到輸出端：Vo=Vdd，如圖如圖ab段。段。Vtn ViVo+Vtp時：時：N管飽和管飽和 P管線性管線性如圖如圖b
20、c段段Vo+Vtp Vi Vo+Vtn時：時：N管飽和管飽和 P管飽和管飽和Vo與與Vi無關(guān)無關(guān)(Vo與與Vi的關(guān)系為一條垂直線的關(guān)系為一條垂直線)，稱為，稱為CMOS反相器的閾值電壓反相器的閾值電壓Vth，或，或轉(zhuǎn)換電壓，如圖轉(zhuǎn)換電壓，如圖cd段。段。Vo+Vtn Vi Vdd+Vtp時：時：N管線性管線性 P管飽和管飽和如圖如圖de段。段。Vdd+Vtp Vi Vdd時：時：N管線性管線性 P管截止管截止Vo=0 如圖如圖ef段。段。CMOS反相器有以下優(yōu)點：反相器有以下優(yōu)點：（1）傳輸特性理想，過渡區(qū)比較陡）傳輸特性理想，過渡區(qū)比較陡（2）邏輯擺幅大：）邏輯擺幅大：Voh=Vdd,Vol
21、=0（3）一般）一般Vth位于電源位于電源Vdd的中點，即的中點，即Vth=Vdd/2，因此，因此噪聲容限很大。噪聲容限很大。（4）只要在狀態(tài)轉(zhuǎn)換為）只要在狀態(tài)轉(zhuǎn)換為be段時兩管才同時導通，才有段時兩管才同時導通，才有電流通過，因此功耗很小。電流通過，因此功耗很小。（5）CMOS反相器是利用反相器是利用p、n管交替通、斷來獲取輸出高、管交替通、斷來獲取輸出高、低電壓的，而不象單管那樣為保證低電壓的，而不象單管那樣為保證Vol足夠低而確定足夠低而確定p、n管的尺寸，因此管的尺寸，因此CMOS反相器是無比（反相器是無比（Ratio-Less）電路。）電路。VDDGNDNMOS(2/.24=8/1)
22、PMOS(4/.24=16/1)metal2metal1polysiliconInOutmetal1-polymetal2-metal1 viametal1-diff viapdiffndiffCMOS反相器版圖（Layout）各種反相器對比各種反相器對比希望反相器的過渡區(qū)越陡越好，希望反相器的過渡區(qū)越陡越好，CMOS反相器反相器最接近于理想反相器。最接近于理想反相器。VddVi VddVdd-Vt VolVo理想波形CMOS反相器E/D反相器E/R反相器E/E飽和負載4.CMOS基本邏輯門基本邏輯門CMOS通用結(jié)構(gòu)：通用結(jié)構(gòu)：VDDF(In1,In2,InN)In1In2InNIn1In2I
23、nNPUNPDNPMOS onlyNMOS only串連的串連的NMOS可構(gòu)造可構(gòu)造AND函數(shù)函數(shù)并聯(lián)的并聯(lián)的NMOS可構(gòu)造可構(gòu)造OR函數(shù)函數(shù)XYABY=X if A and BXYABY=X if A OR BNMOS Transistors pass a“strong”0 but a“weak”1串連的串連的PMOS可構(gòu)造可構(gòu)造NOR函數(shù)函數(shù)并聯(lián)的并聯(lián)的PMOS可構(gòu)造可構(gòu)造NAND函數(shù)函數(shù)XYABY=X if A AND B=A+BXYABY=X if A OR B=ABPMOS Transistors pass a“strong”1 but a“weak”0CMOS與非門（與非門（NAN
24、D）CMOS或非門（或非門（NOR）CMOS復合邏輯門復合邏輯門5.CMOS閂鎖效應(yīng)閂鎖效應(yīng)由于寄生的可控硅效應(yīng)引起由于寄生的可控硅效應(yīng)引起CMOS電路的電源和地之間電路的電源和地之間的短路，使的短路，使CMOS集成電路失效。集成電路失效。防止防止latch-up的方法：的方法：1.使使N溝器件遠離溝器件遠離N阱，減小橫向阱，減小橫向NPN管的管的b b值；但值；但會是芯片面積增大。會是芯片面積增大。2.使使Rnwell和和Rpsubs盡量??；盡量??；使用盡量多的阱接觸孔和襯底接觸孔；使用盡量多的阱接觸孔和襯底接觸孔；對于大電流器件使用保護環(huán)：對于大電流器件使用保護環(huán)：PMOS管周圍加接電源的
25、管周圍加接電源的N+保護環(huán)；保護環(huán)；NMOS管周圍加接地的管周圍加接地的P+保護環(huán)；保護環(huán)；大多數(shù)情況下，通過仔細地設(shè)計版圖可以消除大多數(shù)情況下，通過仔細地設(shè)計版圖可以消除latch-up。3.4 影響集成電路性能的因素和發(fā)展趨勢影響集成電路性能的因素和發(fā)展趨勢器件的門延遲：器件的門延遲：遷移率遷移率 溝道長度溝道長度電路的互連延遲：電路的互連延遲：線電阻（線尺寸、電阻率）線電阻（線尺寸、電阻率）線電容（介電常數(shù)、面積）線電容（介電常數(shù)、面積）途徑：途徑：提高遷移率，如提高遷移率，如GeSi材料材料減小溝道長度減小溝道長度互連的類別：互連的類別：芯片內(nèi)互連、芯片間互連芯片內(nèi)互連、芯片間互連 長
26、線互連長線互連(Global)中等線互連中等線互連 短線互連短線互連(Local)門延遲時間與溝到長度的關(guān)系門延遲時間與溝到長度的關(guān)系減小互連的途徑：減小互連的途徑：增加互連層數(shù)增加互連層數(shù) 增大互連線截面增大互連線截面 Cu互連、互連、Low K介質(zhì)介質(zhì) 多芯片模塊（多芯片模塊（MCM）系統(tǒng)芯片（系統(tǒng)芯片（System on a chip）減小特征尺寸、提高集成度、減小特征尺寸、提高集成度、Cu互連、系統(tǒng)優(yōu)化設(shè)計、互連、系統(tǒng)優(yōu)化設(shè)計、SOC集成電集成電路芯片路芯片中金屬中金屬互連線互連線所占的所占的面積與面積與電路規(guī)電路規(guī)模的關(guān)模的關(guān)系曲線系曲線 互連線寬與互連線延遲的關(guān)系互連線寬與互連線延
27、遲的關(guān)系互連技術(shù)與器件特征尺寸的縮小互連技術(shù)與器件特征尺寸的縮?。ㄙY料來源：（資料來源：Solidstate Technology Oct.,1998Solidstate Technology Oct.,1998）集成電路中的材料集成電路中的材料小結(jié)：小結(jié)：Bipolar：基區(qū)基區(qū)(Base)，基區(qū)寬度，基區(qū)寬度Wb發(fā)射區(qū)發(fā)射區(qū)(Emitter)收集區(qū)收集區(qū)(Collector)NPN，PNP共發(fā)射極特性曲線共發(fā)射極特性曲線放大倍數(shù)放大倍數(shù)、特征頻率特征頻率fT小結(jié)：小結(jié)：MOS溝道區(qū)溝道區(qū)(Channel)，溝道長度，溝道長度L，溝道寬度，溝道寬度W柵極柵極(Gate)源區(qū)源區(qū)/源極源極(S
28、ource)漏區(qū)漏區(qū)/漏極漏極(Drain)NMOS、PMOS、CMOS閾值電壓閾值電壓Vt，擊穿電壓，擊穿電壓特性曲線、轉(zhuǎn)移特性曲線特性曲線、轉(zhuǎn)移特性曲線泄漏電流泄漏電流(截止電流截止電流)、驅(qū)動電流、驅(qū)動電流(導通電流導通電流)小結(jié)：器件結(jié)構(gòu)小結(jié)：器件結(jié)構(gòu)雙極器件的縱向截面結(jié)構(gòu)、俯視結(jié)構(gòu)雙極器件的縱向截面結(jié)構(gòu)、俯視結(jié)構(gòu)CMOS器件的縱向截面結(jié)構(gòu)、俯視結(jié)構(gòu)器件的縱向截面結(jié)構(gòu)、俯視結(jié)構(gòu)CMOS反相器的工作原理反相器的工作原理IC：有源器件、無源器件、隔離區(qū)、互：有源器件、無源器件、隔離區(qū)、互連線、鈍化保護層連線、鈍化保護層作作 業(yè)業(yè)畫出畫出CMOS反相器的截面圖反相器的截面圖和俯視圖和俯視圖畫出雙極晶體管的截面圖畫出雙極晶體管的截面圖作業(yè)：給出下列表達式的CMOS電路OUT=D+A (B+C)DABCDABCOUT=D+A (B+C)謝謝觀看/歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES.BY FAITH I BY FAITH
《微電子學概論》--Chap036721
