《吉林大學(xué)物理學(xué)院電子線路數(shù)電部分課件—可編程邏輯器件》由會(huì)員分享，可在線閱讀，更多相關(guān)《吉林大學(xué)物理學(xué)院電子線路數(shù)電部分課件—可編程邏輯器件（20頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。
1、,單擊此處編輯母版標(biāo)題樣式,單擊此處編輯母版文本樣式,第二級(jí),第三級(jí),第四級(jí),第五級(jí),*,單擊此處編輯母版標(biāo)題樣式,單擊此處編輯母版文本樣式,第二級(jí),第三級(jí),第四級(jí),第五級(jí),*,第七章 可編程邏輯器件,2,一、概述,7.1,可編程邏輯器件,(PLD),簡介,1.PLD,在數(shù)字集成芯片中的位置,數(shù)字,SSI(,10000),電路,ASIC,全定制,ASIC,門陣列,半定制,ASIC,標(biāo)準(zhǔn)單元,PLD,Programmable Logical Device,Application Specific Integrated Circuit,3,（,1,）數(shù)字集成電路按照芯片設(shè)計(jì)方法的不同分類：,通用型
2、,SSI,、,MSI,集成電路；,LSI,、,VLSI,集成電路，如微處理器、單片機(jī)等；,專用集成電路,ASIC,（,LSI,或,VLSI,）。,4,（,2,）,ASIC,分類,全定制,ASIC,：硅片沒有經(jīng)過預(yù)加工，其各層掩模都是按特定電路功能專門制造的。,半定制,ASIC,：按一定規(guī)格預(yù)先加工好的半成品芯片，然后再按具體要求進(jìn)行加工和制造，包括門陣列、標(biāo)準(zhǔn)單元和可編程邏輯器件,(PLD),三種。,2024/12/10,5,2.,可編程邏輯器件,(PLD),（,1,）定義：,PLD,是廠家作為一種通用型器件生產(chǎn)的半定制電路，用戶可以利用軟、硬件開發(fā)工具對(duì)器件進(jìn)行設(shè)計(jì)和編程，使之實(shí)現(xiàn)所需要的邏
3、輯功能。,（,2,）,PLD,的基本結(jié)構(gòu)框圖,其中輸入緩沖電路可產(chǎn)生輸入變量的原變量和反變量，并提供足夠的驅(qū)動(dòng)能力。,（,3,）按集成度分類：,低密度,PLD(LDPLD),：結(jié)構(gòu)簡單，成本低、速度高、設(shè)計(jì)簡便，但其規(guī)模較小,(,通常每片只有數(shù)百門,),，難于實(shí)現(xiàn)復(fù)雜的邏輯。,按編程部位分類,LDPLD,2024/12/10,7,高密度,PLD(HDPLD),：,（,4,）,PLD,器件的優(yōu)點(diǎn),縮短設(shè)計(jì)周期，降低設(shè)計(jì)風(fēng)險(xiǎn),高可靠性和可加密性,降低了產(chǎn)品生產(chǎn)的總費(fèi),二、LSI中用的邏輯圖符號(hào),7.2 FPLA,組合電路和時(shí)序電路結(jié)構(gòu)的通用形式,7.3 PAL,（,Programmable Arr
4、ay Logic,）,7.3.1 PAL,的基本電路結(jié)構(gòu),一、基本結(jié)構(gòu)形式,可編程“與”陣列,+,固定“或”陣列,+,輸出電路,最簡單的形式為：,二、編程單元,出廠時(shí)，,所有的交叉點(diǎn)均有熔絲,7.3.2PAL,的輸出,電,電路結(jié),構(gòu),構(gòu)和反,饋,饋形式,一,.,專用輸,出,出結(jié)構(gòu),用途：,產(chǎn),產(chǎn)生組,合,合邏輯,電,電路,二,.,可編程,輸,輸入,/,輸出結(jié),構(gòu),構(gòu),用途：,組,組合邏,輯,輯電路,，,，,有三態(tài),控,控制可,實(shí),實(shí)現(xiàn)總,線,線連接,可將輸,出,出作輸,入,入用,三,.,寄存器,輸,輸出結(jié),構(gòu),構(gòu),用途：,產(chǎn),產(chǎn)生時(shí),序,序邏輯,電,電路,7.4,通用邏,輯,輯陣列,GAL,8
5、.4.1,電路結(jié),構(gòu),構(gòu)形式,可編程,“,“,與,”陣列,+,固定“,或,或”陣,列,列,+,可編程,輸,輸出電,路,路,OLMC,編程單,元,元,采用,E,2,CMOS,可改寫,GAL16V8,7.4.2OLMC,數(shù)據(jù)選,擇,擇器,7.5PLD,的編程,以上各,種,種,PLD,均需離,線,線進(jìn)行,編,編程操,作,作，使,用,用開發(fā),系,系統(tǒng),一、開,發(fā),發(fā)系統(tǒng),硬件：,計(jì),計(jì)算機(jī),+,編程器,軟件：,開,開發(fā)環(huán),境,境（軟,件,件平臺(tái),）,）,VHDL,Verilog,真值表,，,，方程,式,式，電,路,路邏輯,圖,圖（,Schematic,）,狀態(tài)轉(zhuǎn),換,換圖（,FSM,）,Modulem
6、ux_2to1(a,b,out,outbar,sel);,inputa,b,sel;,outputout,outbar;,assignout=sel?a:b;,assignoutbar=out;,endmodule,ROM,掩模,ROM,可編程,ROM,：,PROM,可擦除,可,可編程,ROM,：,EPROM,電可擦,除,除可編,程,程,ROM,：,EEPROM,謝謝觀,看,看,/,歡迎下,載,載,BYFAITHI MEANAVISIONOFGOODONECHERISHES ANDTHEENTHUSIASMTHAT PUSHESONETOSEEKITSFULFILLMENTREGARDLESSOFOBSTACLES.BY FAITH IBYFAITH,
吉林大學(xué)物理學(xué)院電子線路數(shù)電部分課件—可編程邏輯器件
