Altera可編程邏輯器件編程與配置

《Altera可編程邏輯器件編程與配置》由會(huì)員分享，可在線閱讀，更多相關(guān)《Altera可編程邏輯器件編程與配置（30頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、,,,,,,,,,*,按一下以編輯母片標(biāo)題樣式,按一下以編輯母片,第二層,,Altera可編程邏輯器件 編程與配置,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第1頁!,概要,配置方式及典型應(yīng)用,配置過程,主動(dòng)串行配置,被動(dòng)串行配置,JTAG配置,ByteBlasterII下載電纜,配置器件,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第2頁!,配置方式,根據(jù),FPGA,在配置電路中的角色，其配置數(shù)據(jù)可以用,3,種方式載入到目標(biāo)器件中：,FPGA,主動(dòng)方式,FPGA,被動(dòng)方式,JTAG,方式,,,Altera可編程邏輯器件編程與配置共

2、30頁，您現(xiàn)在瀏覽的是第3頁!,FPGA被動(dòng)方式：PS,PPS,FPP,PPA,PSA,由系統(tǒng)中的其他設(shè)備發(fā)起并控制配置過程。這些設(shè)備可以是,Altera,的配置芯片（,EPC,系列），或者是單板上的微處理器、,CPLD,等智能設(shè)備。,FPGA,在配置過程中完全處于被動(dòng)地位，只是輸出一些狀態(tài)信號來配合配置過程。,,被動(dòng)方式可分為以下模式：,被動(dòng)串行,PS,（,Passive Serial,）,被動(dòng)并行同步,PPS,（,Passive Parallel Synchronous,）,快速被動(dòng)并行,FPP,（,Fast Passive Parallel,）,被動(dòng)并行異步,PPA,（,Passive

3、Parallel Asynchronous,）,被動(dòng)串行異步,PSA,（,Passive Serial Asynchronous,）,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第4頁!,各種配置模式的典型應(yīng)用,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第5頁!,FPGA配置過程,PS方式配置過程波形,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第6頁!,主動(dòng)串行配置,單片配置,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第7頁!,主動(dòng)串行配置,多片配置,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏

4、覽的是第8頁!,被動(dòng)串行配置,使用下載電纜配置,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第9頁!,被動(dòng)串行配置,使用配置芯片配置,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第10頁!,被動(dòng)串行配置,使用微處理器配置,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第11頁!,JTAG配置方式,多片級聯(lián)配置,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第12頁!,The ByteBlaster II supports the following programming modes:,,Passive Serial

5、Programming:,Configures all Altera devices supported by the Quartus II software, excluding MAX 3000 and MAX 7000 devices.,,Active Serial Programming:,Programs a single EPCS1, EPCS4, EPCS16, or EPCS64 serial configuration device.,,Joint Test Action Group (JTAG):,Programs or configures all Altera devi

6、ces supported by the Quartus II software, excluding FLEX 6000 devices.,ByteBlasterII下載電纜,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第13頁!,10-Pin信號定義,ByteBlasterII下載電纜,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第14頁!,配置文件,配置文件類型：,.sof,（,SRAM Object File,）,.pof,（,Programmer Object File,）,.rbf,（,Raw Binary File,）,.rpd,（,Raw

7、 Programming Data File,）,.hex,或,.hexout,（,Hexadecimal File,）,.ttf,（,Tabular Text File,）,.sbf,（,Serial Bitstream File,）,.jam,（,Jam File,）,.jbc,（,Jam Byte-Code File,）,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第15頁!,QuartusII中關(guān)于芯片配置的選項(xiàng),Assignments / Device,? Settings ?,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第16頁!,FPGA主

8、動(dòng)方式：AS,由目標(biāo)FPGA來主動(dòng)輸出控制和同步信號（包括配置時(shí)鐘）給Altera專用的一種串行配置芯片（EPCS1和EPCS4等），在配置芯片收到命令后，就把配置數(shù)據(jù)發(fā)到FPGA，完成配置過程。,,Altera FPGA所支持的主動(dòng)方式為主動(dòng)串行AS（Active Serial）模式，只能夠與Altera公司提供的主動(dòng)串行配置芯片（EPCS系列）配合使用。,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第17頁!,JTAG方式,JTAG是IEEE1149.1邊界掃描測試的標(biāo)準(zhǔn)接口。從JTAG接口進(jìn)行配置可以使用Altera的下載電纜，通過QuartusII工具下載，也可以采

9、用智能主機(jī)（Intelligent Host）如微處理器來模擬JTAG時(shí)序進(jìn)行配置。,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第18頁!,Altera FPGA系列支持的配置方式,(1) Although you cannot configure FLEX 6000 devices through the JTAG pins, you can perform JTAG boundary-scan testing.,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第19頁!,FPGA配置過程,FPGA配置狀態(tài)機(jī),,,Altera可編程邏輯器件編程與配置

10、共30頁，您現(xiàn)在瀏覽的是第20頁!,主動(dòng)串行配置,配置時(shí)序,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第21頁!,主動(dòng)串行配置,AS串行配置芯片的在系統(tǒng)編程,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第22頁!,被動(dòng)串行配置,使用下載電纜進(jìn)行多片配置,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第23頁!,被動(dòng)串行配置,使用級聯(lián)配置芯片進(jìn)行多片配置,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第24頁!,JTAG配置方式,單片配置,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第25頁!,By

11、teBlasterII下載電纜,ByteBlasterII下載電纜的一端是連接計(jì)算機(jī)并行口的25-Pin公頭，另一端是連接FPGA的10-Pin插座。,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第26頁!,ByteBlasterII下載電纜,25-Pin信號定義,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第27頁!,配置芯片,增強(qiáng)型,配置芯片,主動(dòng)串行,配置芯片,普通,配置芯片,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第28頁!,配置文件,配置文件格式及用途：,.sof,：如果選擇配置模式為,JTAG,或,PS,方式，使用,A

12、ltera,的下載電纜對,FPGA,進(jìn)行配置時(shí)，將用到,.sof,文件。這個(gè)文件是,QuartusII,工具自動(dòng)產(chǎn)生的。在使用,.sof,文件配置時(shí)，,QuartusII,下載工具將控制整個(gè)配置的順序，并為配置數(shù)據(jù)流內(nèi)自動(dòng)插入合適的頭信息。其它配置文件類型都是從,.sof,產(chǎn)生出來的。,,.pof,：,.pof,文件是用來對各種,Altera,配置芯片進(jìn)行編程的文件。要注意的是，需要在,QuartusII,工具中設(shè)置編程器件類型，才可以生成該類型的,.pof,文件。對一些小的,FPGA,，多個(gè),FPGA,的,.sof,文件可以放到一個(gè),.pof,文件中，燒制到一個(gè)配置器件中；而對一些較大的,F

13、PGA,，如果一個(gè)配置器件不夠，可以使用多個(gè)配置器件，工具可以將配置文件分到幾個(gè)配置芯片中。,,.rbf,：,.rbf,文件是二進(jìn)制的配置文件，只包含配置數(shù)據(jù)的內(nèi)容。通常被用在外部的智能配置設(shè)備上，如微處理器。例如，一種用法是將,.rbf,文件通過其它工具轉(zhuǎn)換成十六進(jìn)制的數(shù)組文件，編譯到微處理器的執(zhí)行代碼中，由微處理器將數(shù)據(jù)載入到,FPGA,中。當(dāng)然，也可以由處理器在配置過程中完成實(shí)時(shí)的轉(zhuǎn)換工作。,.rbf,中的,LSB,（最低位）被首先載入到,FPGA,中。,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第29頁!,END,,,Altera可編程邏輯器件編程與配置共30頁，您現(xiàn)在瀏覽的是第30頁!,