第章只讀存儲器(ROM)與可編程邏輯器件(PLD)頁

《第章只讀存儲器(ROM)與可編程邏輯器件(PLD)頁》由會員分享，可在線閱讀，更多相關《第章只讀存儲器(ROM)與可編程邏輯器件(PLD)頁（36頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、回首頁第第6章章 只讀存儲器只讀存儲器第第6章章 只讀存儲器（只讀存儲器（ROM）與可編程邏輯器件（）與可編程邏輯器件（PLD）6.1 只讀存儲器（只讀存儲器（ROM）6.2 可編程邏輯器件（可編程邏輯器件（PLD）回首頁第第6章章 只讀存儲器只讀存儲器ROMROM的分類的分類掩膜ROM：不能改寫。PROM：只能改寫一次。EPROM：可以改寫多次。存儲器的分類存儲器的分類RAM：在工作時既能從中讀出（取出）信息，又能隨時寫入（存入）信息，但斷電后所存信息消失。ROM：在工作時只能從中讀出信息，不能寫入信息，且斷電后其所存信息在仍能保持。6.1 只讀存儲器（只讀存儲器（ROM）回首頁第第6章章

2、只讀存儲器只讀存儲器1、ROM的結構的結構W0W1Wi12 nWD0 D1 Db-1 位線輸出數(shù)據(jù)0 單元1 單元i 單元2n-1 單元存儲體地址輸入字線地址譯碼器A0A1An-1存儲容量字線數(shù)位線數(shù)2nb（位）存儲單元地址存儲單元地址回首頁第第6章章 只讀存儲器只讀存儲器2、ROM的工作原理的工作原理11D3 D2 D1 D0A1A0W0W1W2W31111&44位ROM地址譯碼器地址譯碼器存儲體存儲體0100AAmW0111AAmW0122AAmW0133 AAmW310310330301321321220203 mmmWWWDmmWWDmmmWWWDmmWWD回首頁第第6章章 只讀存儲器

3、只讀存儲器存儲內容存儲內容地 址A1 A0字 線W0 W1 W2 W3存 儲 內 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 1回首頁第第6章章 只讀存儲器只讀存儲器11D3 D2 D1 D0A1A0W0W1W2W31111&地 址A1 A0字 線W0 W1 W2 W3存 儲 內 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 1A1=0A0=0W0=1W1=0W2=0W3

4、=0D3=1D1=1D0=1D2=0回首頁第第6章章 只讀存儲器只讀存儲器地 址A1 A0字 線W0 W1 W2 W3存 儲 內 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 111D3 D2 D1 D0A1A0W0W1W2W31111&A1=0A0=1W0=0W1=1W2=0W3=0D3=0D1=0D0=1D2=1回首頁第第6章章 只讀存儲器只讀存儲器地 址A1 A0字 線W0 W1 W2 W3存 儲 內 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 0

5、0 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 111D3 D2 D1 D0A1A0W0W1W2W31111&A1=1A0=0W0=0W1=0W2=1W3=0D3=1D1=0D0=0D2=1回首頁第第6章章 只讀存儲器只讀存儲器地 址A1 A0字 線W0 W1 W2 W3存 儲 內 容D3 D2 D1 D00 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 11 0 1 10 1 0 11 1 0 00 1 1 111D3 D2 D1 D0A1A0W0W1W2W31111&A1=1A0=1W0=0W1=0W2=0W3=1D3=0D1=

6、1D0=1D2=1回首頁第第6章章 只讀存儲器只讀存儲器A1 A1 A0 A0 或門陣列(存儲矩陣)與門陣列(地址譯碼器) Y3 Y2 Y1 Y0m0m1m2m3ROMROM的簡化畫法的簡化畫法地址譯碼器產地址譯碼器產生了輸入變量生了輸入變量的全部最小項的全部最小項存儲體實現(xiàn)存儲體實現(xiàn)了有關最小了有關最小項的或運算項的或運算與與陣陣列列固固定定或或陣陣列列可可編編程程連接斷開回首頁第第6章章 只讀存儲器只讀存儲器)13,12,11,10, 9 , 5 , 4 , 3 , 1 , 0()15,14,12, 9 , 7 , 1 ()15,14,13,12,11,10, 7 , 6()13, 8 ,

7、 4 , 1 (4321mYmYmYmY1、用、用ROM實現(xiàn)組合邏輯函數(shù)實現(xiàn)組合邏輯函數(shù)邏輯表達式邏輯表達式真值表或最真值表或最小項表達式小項表達式CBADBCBCAYDCBBCDDABYBCACABYCBAY4321按A、B、C、D排列變量，并將Y1、Y2擴展成為4變量的邏輯函數(shù)?；厥醉摰诘?章章 只讀存儲器只讀存儲器m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15與門陣列(地址譯碼器)或門陣列(存儲矩陣)Y1 Y2 Y3 Y4A A B B C C D D選選擇擇ROM，畫畫陣陣列列圖圖回首頁第第6章章 只讀存儲器只讀存儲器2 2、用、用ROMROM作函數(shù)運算表

8、作函數(shù)運算表用ROM構成能實現(xiàn)函數(shù)yx2的運算表電路。例例 設x的取值范圍為015的正整數(shù)，則對應的是4位二進制正整數(shù)，用BB3B2B1B0表示。根據(jù)yx2可算出y的最大值是152225，可以用8位二進制數(shù)YY7Y6Y5Y4Y3Y2Y1Y0表示。由此可列出YB2即yx2的真值表。回首頁第第6章章 只讀存儲器只讀存儲器輸 入輸 出注B3 B2 B1 B0Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0十進制數(shù)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0

9、 11 1 1 01 1 1 10 0 0 0 0 0 0 00 0 0 0 0 0 0 10 0 0 0 0 1 0 00 0 0 0 1 0 0 10 0 0 1 0 0 0 00 0 0 1 1 0 0 10 0 1 0 0 1 0 10 0 1 1 0 0 0 10 1 0 0 0 0 0 00 1 0 1 0 0 0 10 1 1 0 0 1 0 00 1 1 1 1 0 0 11 0 0 1 0 0 0 01 0 1 0 1 0 0 11 1 0 0 0 1 0 01 1 1 0 0 0 0 10149162536496481100121144169196225真真值值表表回首頁第

10、第6章章 只讀存儲器只讀存儲器邏邏輯輯表表達達式式)15,13,11, 9 , 7 , 5 , 3 , 1 (0)14,10, 6 , 2()13,11, 5 , 3()12,11, 9 , 7 , 5 , 4()15,13,11,10, 7 , 6()15,14,11,10, 9 , 8()15,14,13,12(01234567mYYmYmYmYmYmYmY回首頁第第6章章 只讀存儲器只讀存儲器m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15與門陣列(地址譯碼器)或門陣列(存儲矩陣)Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0B3 B3 B2 B2 B1 B1

11、 B0 B0陣列圖陣列圖回首頁第第6章章 只讀存儲器只讀存儲器3 3、用、用ROMROM作字符發(fā)生器電路作字符發(fā)生器電路輸出緩沖器A2A1A0 D4 D3 D2 D1 D0地址譯碼器用用ROM存儲字符存儲字符Z回首頁第第6章章 只讀存儲器只讀存儲器 28 27 26 25 24 23 22 21 20 19 18 17 16 1527256(32k8) 1 2 3 4 5 6 7 8 9 10 11 12 13 14VPP A12 A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 GNDVCC A14 A13 A8 A9 A11 OE A10 CS O7 O6 O5 O4 O3

12、EPROM芯芯片片正常使用時，VCC=5V，VPP=5V。編程時，VPP=25V。OE為輸出使能端，OE=0時允許輸出；OE=1時，輸出被禁止，ROM輸出端為高阻態(tài)。CS為片選端，CS=0時，ROM工作；CS=1時，ROM停止工作，且輸出為高阻態(tài)（不論OE為何值）。回首頁第第6章章 只讀存儲器只讀存儲器1、位擴展（字長的擴展）、位擴展（字長的擴展）地址總線A14A08位總線D7D08位總線D15D8CSOEA0 O0A14CS O7OEA0 O0A14CS O7OE16位數(shù)據(jù)總線D15D02725627256地址線及控制線分別并聯(lián)輸出一個作為高8位，另一個作為低8位用兩片用兩片27256擴展成

13、擴展成32k16位位EPROM回首頁第第6章章 只讀存儲器只讀存儲器2 2、字擴展（字數(shù)擴展，地址碼擴展）、字擴展（字數(shù)擴展，地址碼擴展）用用4片片27256擴展成擴展成432k16位位EPROM地址總線 A16A0數(shù)據(jù)總線 D7D8OEA0 O0A14CS O7OEA0 O0A14CS O7OE27256(1)27256(2)A0 O0A14CS O7OE27256(3)A0 O0A14CS O7OE27256(4)A0 Y0A1 Y1 Y2ST Y3 2174LS139Y0Y1Y2Y3OE端、輸出線及地址線分別并聯(lián)高位地址A15、A16作為2線-4線譯碼器的輸入信號，經(jīng)譯碼后產生的4個輸出

14、信號分別接到4個芯片的CS端回首頁第第6章章 只讀存儲器只讀存儲器本節(jié)小結本節(jié)小結1 1、只讀存儲器在存入數(shù)據(jù)以后，不能用簡單的方法更改，、只讀存儲器在存入數(shù)據(jù)以后，不能用簡單的方法更改，即它的存儲內容是固定不變的，即它的存儲內容是固定不變的，只能從中讀出信息，不能寫入只能從中讀出信息，不能寫入信息，信息，并且其所存儲的信息在斷電后仍能保持，常用于存放固并且其所存儲的信息在斷電后仍能保持，常用于存放固定的信息。定的信息。2 2、ROMROM由地址譯碼器和存儲體兩部分構成。地址譯碼器產由地址譯碼器和存儲體兩部分構成。地址譯碼器產生了輸入變量的全部最小項，即實現(xiàn)了對輸入變量的與運算；生了輸入變量的

15、全部最小項，即實現(xiàn)了對輸入變量的與運算；存儲體實現(xiàn)了有關最小項的或運算。因此，存儲體實現(xiàn)了有關最小項的或運算。因此，ROMROM實際上是由與門實際上是由與門陣列和或門陣列構成的組合電路，陣列和或門陣列構成的組合電路，利用利用ROMROM可以實現(xiàn)任何組合邏可以實現(xiàn)任何組合邏輯函數(shù)。輯函數(shù)。3 3、利用、利用ROMROM實現(xiàn)組合函數(shù)的步驟：（實現(xiàn)組合函數(shù)的步驟：（1 1）列出函數(shù)的真值表）列出函數(shù)的真值表或寫出函數(shù)的最小項表達式。（或寫出函數(shù)的最小項表達式。（2 2）選擇合適的）選擇合適的ROMROM，畫出函數(shù)，畫出函數(shù)的陣列圖。的陣列圖?；厥醉摰诘?章章 只讀存儲器只讀存儲器輸入電路與門陣列或門

16、陣列輸入輸出輸入項與項或項輸出電路1&1A B C DA B C DY=ACDY=A+B+CAAA (a) 緩沖器畫法 (b) 與門畫法 (c) 或門畫法PLD的基本結構的基本結構門電路的簡化畫法門電路的簡化畫法6.2 可編程邏輯器件（可編程邏輯器件（PLD）回首頁第第6章章 只讀存儲器只讀存儲器分類與陣列或陣列輸出電路PROM固定可編程固定PLA可編程可編程固定PAL可編程固定固定GAL可編程固定可組態(tài)回首頁第第6章章 只讀存儲器只讀存儲器 用用PLAPLA實現(xiàn)邏輯函數(shù)的基本原理是基于函數(shù)的最簡與或表實現(xiàn)邏輯函數(shù)的基本原理是基于函數(shù)的最簡與或表達式達式CBADBCBCAYDCBBCDDABY

17、BCACABYABCCBACBACBACBAY4321例例用用PLD實現(xiàn)下列函數(shù)實現(xiàn)下列函數(shù)各函數(shù)已是最簡各函數(shù)已是最簡回首頁第第6章章 只讀存儲器只讀存儲器111A B C D與陣列(可編程) 或陣列(可編程)1&1111Y1 Y2 Y3 Y4陣陣列列圖圖回首頁第第6章章 只讀存儲器只讀存儲器本節(jié)小結本節(jié)小結 PLD PLD的主體是由與門和或門構成的與陣列和或陣列，因此，的主體是由與門和或門構成的與陣列和或陣列，因此，可利用可利用PLDPLD來實現(xiàn)任何組合邏輯函數(shù)，來實現(xiàn)任何組合邏輯函數(shù)，GALGAL還可用于實現(xiàn)時序邏輯還可用于實現(xiàn)時序邏輯電路。電路。 用用PLAPLA實現(xiàn)邏輯函數(shù)的基本原理

18、是基于函數(shù)的最簡與或表達實現(xiàn)邏輯函數(shù)的基本原理是基于函數(shù)的最簡與或表達式。用式。用PLAPLA實現(xiàn)邏輯函數(shù)時，首先需將函數(shù)化為最簡與或式，然實現(xiàn)邏輯函數(shù)時，首先需將函數(shù)化為最簡與或式，然后畫出后畫出PLAPLA的陣列圖。的陣列圖?；厥醉摰诘?章章 只讀存儲器只讀存儲器6.5 隨機存取存儲器（隨機存取存儲器（RAM）回首頁第第6章章 只讀存儲器只讀存儲器RAM是由許許多多的基本寄存器組合起來構成的大規(guī)模集成電路。RAM中的每個寄存器稱為一個字，寄存器中的每一位稱為一個存儲單元。寄存器的個數(shù)（字數(shù)）與寄存器中存儲單元個數(shù)（位數(shù)）的乘積，叫做RAM的容量。按照RAM中寄存器位數(shù)的不同，RAM有多字1

19、位和多字多位兩種結構形式。在多字1位結構中，每個寄存器都只有1位，例如一個容量為10241位的RAM，就是一個有1024個1位寄存器的RAM。多字多位結構中，每個寄存器都有多位，例如一個容量為2564位的RAM，就是一個有256個4位寄存器的RAM。回首頁第第6章章 只讀存儲器只讀存儲器存儲矩陣地址譯碼器讀/寫控制電路地址碼輸入片選讀/寫控制輸入/輸出由大量寄存器構成的矩陣用以決定訪問哪個字單元用以決定芯片是否工作用以決定對被選中的單元是讀還是寫讀出及寫入數(shù)據(jù)的通道回首頁第第6章章 只讀存儲器只讀存儲器X0X1X2X318 根列選擇線 Y0 Y1 Y732根行選擇線容量為2564 RAM的存儲

20、矩陣存儲單元1024個存儲單元排成32行32列的矩陣每根行選擇線選擇一行每根列選擇線選擇一個字列Y11，X21，位于X2和Y1交叉處的字單元可以進行讀出或寫入操作，而其余任何字單元都不會被選中?；厥醉摰诘?章章 只讀存儲器只讀存儲器地址的選擇通過地址譯碼器來實現(xiàn)。地址譯碼器由行譯碼器和列譯碼器組成。行、列譯碼器的輸出即為行、列選擇線，由它們共同確定欲選擇的地址單元。A0A1A2A3A4X0X1X2X31A5 A6 A7Y0 Y1 Y7行譯碼器列 譯 碼 器2564 RAM存儲矩陣中，256個字需要8位地址碼A7A0。其中高3位A7A5用于列譯碼輸入，低5位A4A0用于行譯碼輸入。A7A0=00

21、100010時，Y1=1、X2=1，選中X2和Y1交叉的字單元。000100 0 1回首頁第第6章章 只讀存儲器只讀存儲器24 23 22 21 20 19 18 17 16 15 14 1361161 2 3 4 5 6 7 8 9 10 11 12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VDD A8 A9 WE OE A10 CS D7 D6 D5 D4 D3集成集成2kB8位位RAM6116寫入控制端片選端輸出使能端A0A10：地址碼輸入端，D0D7：數(shù)碼輸出端?；厥醉摰诘?章章 只讀存儲器只讀存儲器I/O10241RAM(0)A0 A1 A9 R/W

22、 CSI/O0I/O1I/O10241RAM(7)A0 A1 A9 R/W CSI/O7A0A1A9R/WCSI/O10241RAM(1)A0 A1 A9 R/W CS將地址線、讀寫線和片選線對應地并聯(lián)在一起輸入輸出（I/O）分開使用作為字的各個位線回首頁第第6章章 只讀存儲器只讀存儲器A0A1A9R/WA10A11A12I/O0I/O1I/O3I/O2I/O0 I/O1 I/O2 I/O31k4RAM(7)A0 A1 A9 R/W CSI/O0 I/O1 I/O2 I/O31k4RAM(1)A0 A1 A9 R/W CSI/O0 I/O1 I/O2 I/O31k4RAM(0)A0 A1 A9

23、 R/W CSY0Y1Y2Y3Y4Y5Y6 Y73 線-8 線譯碼器A0 A1 A2輸入輸出（I/O）線并聯(lián)要增加的地址線A10A12與譯碼器的輸入相連，譯碼器的輸出分別接至8片RAM的片選控制端回首頁第第6章章 只讀存儲器只讀存儲器本節(jié)小結隨機存取存儲器（隨機存取存儲器（RAMRAM）可以在任意時刻、對任意選中的）可以在任意時刻、對任意選中的存儲單元進行信息的存入（寫入）或取出（讀出）操作。與只存儲單元進行信息的存入（寫入）或取出（讀出）操作。與只讀存儲器讀存儲器ROMROM相比，相比，RAMRAM最大的優(yōu)點是存取方便，使用靈活，既最大的優(yōu)點是存取方便，使用靈活，既能不破壞地讀出所存信息，又

24、能隨時寫入新的內容。其缺點是能不破壞地讀出所存信息，又能隨時寫入新的內容。其缺點是一旦停電，所存內容便全部丟失。一旦停電，所存內容便全部丟失。RAMRAM由存儲矩陣、地址譯碼器、讀寫控制電路、輸入由存儲矩陣、地址譯碼器、讀寫控制電路、輸入輸出電路和片選控制電路等組成。實際上輸出電路和片選控制電路等組成。實際上RAMRAM是由許許多多的是由許許多多的基本寄存器組合起來構成的大規(guī)模集成電路?；炯拇嫫鹘M合起來構成的大規(guī)模集成電路。當單片當單片RAMRAM不能滿足存儲容量的要求時，可以把若干片不能滿足存儲容量的要求時，可以把若干片RAMRAM聯(lián)在一起，以擴展存儲容量，擴展的方法有位擴展和字擴展兩聯(lián)在一起，以擴展存儲容量，擴展的方法有位擴展和字擴展兩種，在實際應用中，常將兩種方法相互結合來達到預期要求。種，在實際應用中，常將兩種方法相互結合來達到預期要求?；厥醉摰诘?章章 只讀存儲器只讀存儲器第5章結 束