數(shù)字電子技術(shù)設(shè)計(jì) 實(shí)訓(xùn)指導(dǎo)書

《數(shù)字電子技術(shù)設(shè)計(jì) 實(shí)訓(xùn)指導(dǎo)書》由會(huì)員分享，可在線閱讀，更多相關(guān)《數(shù)字電子技術(shù)設(shè)計(jì) 實(shí)訓(xùn)指導(dǎo)書（11頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、遼寧機(jī)電職業(yè)技術(shù)學(xué)院 《數(shù)字電子技術(shù)》設(shè)計(jì)實(shí)訓(xùn)指導(dǎo)書 電子信息工程技術(shù)教研室 2004.3 設(shè) 計(jì) 性 實(shí) 訓(xùn) 部 分 實(shí)訓(xùn)一 多路競賽搶答器的裝調(diào)實(shí)訓(xùn) 一、實(shí)訓(xùn)目的和任務(wù) 1.實(shí)訓(xùn)目的 （1）掌握多路競賽搶答器電路的設(shè)計(jì)思路，會(huì)制定設(shè)計(jì)方案。 （2）掌握數(shù)字電路的設(shè)計(jì)、組裝與調(diào)試方法。 （3）熟悉中規(guī)模集成電路的應(yīng)用。 （4）通過電路的設(shè)計(jì)、組裝和調(diào)試，培養(yǎng)學(xué)生綜合分析問題的能力和提高工程實(shí)踐的能力。 2.實(shí)訓(xùn)要求 （1）設(shè)計(jì)任務(wù)：用中小規(guī)模集成電路設(shè)計(jì)并制作出多路

2、競賽搶答器電路。 （2）技術(shù)指標(biāo)要求：多路競賽搶答器電路具有8路搶答功能，若任意一組搶答成功，則顯示該組組號(hào)并伴有音樂提示，而其它組被封鎖，直到裁判宣布重新開始，各組才可以進(jìn)行下一輪搶答。 二、實(shí)訓(xùn)預(yù)習(xí) 設(shè)計(jì)實(shí)訓(xùn)任務(wù)所要求實(shí)現(xiàn)的電路，總體設(shè)計(jì)參考方框圖如圖1-1所示。自行選擇器件，畫出邏輯電路圖。 0變8電路 LED顯示 譯碼驅(qū)動(dòng) R-S鎖存器 門控 電路 音樂電路 8-3編碼器 搶答器按鍵 0 1 2 3 7 6 5 4 總開關(guān)

3、 圖1-1 多路競賽搶答器總體設(shè)計(jì)參考框圖 工作原理：當(dāng)主持人按下再松開總開關(guān)（清除/開始）時(shí)，門控電路使8-3線優(yōu)先編碼器開始工作，等待數(shù)據(jù)輸入，此時(shí)優(yōu)先按動(dòng)開關(guān)的組號(hào)立即被鎖存，有數(shù)碼管進(jìn)行顯示，同時(shí)電路發(fā)出音樂信號(hào)，表示該組搶答成功。與此同時(shí)，門控電路輸出信號(hào)，將8-3線優(yōu)先編碼器處于禁止?fàn)顟B(tài)，對(duì)新的輸入數(shù)據(jù)不再接受。 三、實(shí)訓(xùn)內(nèi)容 查找編碼電路、鎖存器、

4、譯碼驅(qū)動(dòng)電路等集成電路的有關(guān)資料，熟悉其內(nèi)部組成和外圍電路的接法； 研究各使能端的作用，分析和排除可能出現(xiàn)的故障。根據(jù)邏輯電路圖，組裝電路，檢查無誤后，通電進(jìn)行檢測。在各個(gè)集成電路正常工作后，進(jìn)行模擬搶答比賽，查看數(shù)字顯示是否正常，音樂電路是否正常工作。 四、實(shí)訓(xùn)報(bào)告 1.寫出各部分電路的工作原理分析。 2.畫出實(shí)訓(xùn)電路的原理詳圖、元器件布局圖和整機(jī)配線圖。 3.畫出所用集成器件的功能表、引腳排列圖，列出所用元器件清單。 4.對(duì)實(shí)訓(xùn)內(nèi)容進(jìn)行總結(jié)，對(duì)出現(xiàn)的故障進(jìn)行分析，說明解決問題的辦法。 實(shí)訓(xùn)二 數(shù)字電子鐘的裝調(diào)實(shí)訓(xùn) 一、實(shí)訓(xùn)任務(wù)和目的 1.實(shí)訓(xùn)任務(wù) 設(shè)計(jì)并組裝一個(gè)

5、數(shù)字電子鐘。要求：能顯示“小時(shí)”（0～23時(shí)）、“分”（0～59分）和“秒”（0～59秒），小時(shí)、分、秒的十位的零均不予以顯示。 2.實(shí)訓(xùn)目的 （1）熟悉計(jì)數(shù)器（N進(jìn)制）、七段譯碼器及數(shù)碼顯示管的工作原理。 （2）熟悉數(shù)字電子鐘的組成和工作原理。 （3）掌握設(shè)計(jì)簡單數(shù)字系統(tǒng)的方法。 二、實(shí)訓(xùn)預(yù)習(xí) 按實(shí)驗(yàn)任務(wù)要求設(shè)計(jì)電路，其方框圖見圖2-1。選擇器件，畫出數(shù)字電子鐘的電路圖和安裝圖。 時(shí)顯示 時(shí)譯碼 時(shí)計(jì)數(shù) 分顯示 分譯碼 分計(jì)數(shù) 秒顯示 秒譯碼 秒計(jì)數(shù) 分頻

6、 脈 脈沖 1HZ 10KHZ 圖2-1 數(shù)字電子鐘總體電路框圖 三、實(shí)訓(xùn)內(nèi)容 1.分析整個(gè)電路系統(tǒng)的工作原理； 2.畫出整個(gè)電路系統(tǒng)的配線圖； 3.按照電路進(jìn)行連線和安裝，檢查無誤后通電觀察。 4.進(jìn)行手動(dòng)設(shè)置，讓電路工作，檢查能否實(shí)現(xiàn)工作狀態(tài)的自動(dòng)轉(zhuǎn)換。 四、實(shí)訓(xùn)報(bào)告 1.寫出各部分實(shí)訓(xùn)電路原理及其功能分析。 2.畫出實(shí)訓(xùn)電路詳圖、整個(gè)系統(tǒng)連線圖。 3.畫出相應(yīng)電路的時(shí)序圖、狀態(tài)轉(zhuǎn)換圖。 4.排除故障的方法和裝調(diào)電路的體

7、會(huì)。 實(shí)訓(xùn)三 電梯樓層顯示電路的裝調(diào)實(shí)訓(xùn) 一、實(shí)訓(xùn)任務(wù)和目的 1.實(shí)訓(xùn)任務(wù) 設(shè)計(jì)并組裝十層樓的電梯樓層顯示電路。 2.實(shí)訓(xùn)目的 （1）熟悉可逆計(jì)數(shù)器、譯碼器和數(shù)碼顯示管的工作原理。 （2）自選集成電路設(shè)計(jì)和組裝小邏輯系統(tǒng)。 （3）了解使能端的作用。 （4）分析和排除故障的方法。 二、實(shí)訓(xùn)預(yù)習(xí) 設(shè)計(jì)十層電梯樓層顯示電路，其方框圖如圖3-1所示，畫出電路圖和安裝圖。電梯每經(jīng)過一層，“樓層信號(hào)” 輸入一個(gè)脈沖，電梯上升時(shí)“上升”為高電平， “下降”為低電平。 顯 示 譯 碼 可逆計(jì)數(shù) 上升 下降 樓層 校正信號(hào) 圖3-

8、1 電梯樓層顯示電路總體框圖 三、實(shí)訓(xùn)內(nèi)容 組裝實(shí)驗(yàn)任務(wù)所要求實(shí)現(xiàn)的電路。觀測其功能，研究各使能端的作用，分析并排除可能出現(xiàn)的故障。 四、實(shí)訓(xùn)報(bào)告 1.實(shí)訓(xùn)電路及其工作原理。 2.說明各使能端的作用。 3.畫出實(shí)訓(xùn)電路詳圖、整個(gè)系統(tǒng)連線圖。 4.測試結(jié)果分析。 5.排除故障的方法和裝調(diào)電路的體會(huì)。 實(shí)訓(xùn)四 循環(huán)燈電路裝調(diào)實(shí)訓(xùn) 一、實(shí)訓(xùn)任務(wù)和目的 1.實(shí)訓(xùn)任務(wù) 設(shè)計(jì)并組裝產(chǎn)生循環(huán)燈所需的下列狀態(tài)序列的電路。 1001→ 0011→ 0110→ 1011 ↑ ↓

9、 0010← 0101← 1010← 1101 2.實(shí)訓(xùn)目的 （1）熟悉雙向移位寄存器的工作原理、集成電路的使用方法和使能端的作用。 （2）學(xué)習(xí)設(shè)計(jì)和組裝特殊狀態(tài)序列的移位寄存器（計(jì)數(shù)器）。 （3）學(xué)習(xí)分析和排除故障。 二、實(shí)訓(xùn)預(yù)習(xí) 設(shè)計(jì)實(shí)驗(yàn)任務(wù)所要求實(shí)現(xiàn)的電路，其方框圖見圖4-1。選定器件型號(hào)，畫出安裝圖。 用寄存器的每一位控制一組燈，各組燈布置成各式各樣的圖案。由于寄存器具有不同的狀態(tài)，點(diǎn)亮的燈光就形成多種多樣的美麗的畫面。寄存器的狀態(tài)不斷地循環(huán)變化，又給這些圖案添加了動(dòng)感。因此，設(shè)計(jì)最佳的寄存器狀態(tài)序列，就會(huì)形成動(dòng)人的燈光循環(huán)。 而在其中，數(shù)字電路的

10、任務(wù)就是提供循環(huán)燈所需的狀態(tài)序列。方法之一，就是用雙向移位寄存器與一個(gè)次態(tài)邏輯電路來產(chǎn)生，如圖4-1所示。這個(gè)次態(tài)邏輯電路以寄存器的并行輸出Q3、Q2、Q1、Q0為自變量。函數(shù)是M、DSL和DSR。其中，M控制寄存器的移位方向，M=1，寄存器左移；M=0，右移。DSL是左移串行輸入；DSR是右移串行輸入。由現(xiàn)態(tài)（第n拍）和次態(tài)（第n+1拍）的Q3Q2Q1Q0，可確定寄存器應(yīng)向左移還是向右移，串行輸入應(yīng)該是1還是0。從而列出真值表，畫出次態(tài)邏輯電路，實(shí)現(xiàn)預(yù)期的狀態(tài)序列。例如，Q0Q1Q2Q3的現(xiàn)態(tài)為1000，要求次態(tài)為0100，則寄存器中的數(shù)碼應(yīng)右移，M=0，右移串行輸入DSR=0，左移串行輸入

11、DSL無關(guān)。也就是說，當(dāng)Q0=1，Q1=0，Q2=0，Q3=0時(shí)，M=0，DSR=0，DSL=。依同理，分析Q0Q1Q2Q3的16個(gè)組合，就可列出真值表。 次態(tài)邏輯電路 4位雙向移位寄器 DSR M DSL 狀態(tài)序列輸出 Q0 Q1 Q2 Q3 右移串入 左移串入 左移/右移控制 圖4-1 循環(huán)燈電路的總體框圖 三、實(shí)訓(xùn)內(nèi)容 組裝產(chǎn)生循環(huán)燈所需

12、狀態(tài)序列的電路。測試4位雙向移位寄器 的功能，研究各控制端的作用，分析并排除可能出現(xiàn)的故障。 四、實(shí)訓(xùn)報(bào)告 1.寫出實(shí)訓(xùn)電路的工作原理及其功能。 2.畫出實(shí)訓(xùn)電路詳圖、整個(gè)系統(tǒng)連線圖及整機(jī)裝配圖。 3.測試結(jié)果分析。 4.排除故障的方法和裝調(diào)電路的體會(huì)。 實(shí)訓(xùn)五 交通燈控制器的EDA設(shè)計(jì) 一、實(shí)訓(xùn)任務(wù)和目的 1.實(shí)訓(xùn)任務(wù)、要求 （1）在十字路口的兩個(gè)方向各設(shè)一組紅燈、綠燈、黃燈，先是順序?yàn)椋浩渲幸粋€(gè)方向?yàn)榫G燈、黃燈、紅燈；另一個(gè)方向?yàn)榧t燈、黃燈、綠燈。 （2）設(shè)置一組數(shù)碼管，以倒計(jì)時(shí)的方式顯示允許通行或禁止通行的時(shí)間，其中綠燈、黃燈、紅燈的持

13、續(xù)時(shí)間分別是20s、5s、25s。 （3）當(dāng)任意一條路上出現(xiàn)特殊情況，如有消防車、救護(hù)車或其他需要優(yōu)先放行的車輛時(shí)，各方向均是紅燈亮，倒計(jì)時(shí)停止。當(dāng)特殊運(yùn)行狀態(tài)結(jié)束后，控制器恢復(fù)原狀態(tài)，繼續(xù)正常運(yùn)行。 2.實(shí)訓(xùn)目的 （1）熟悉Max+plusⅡ軟件的操作使用方法。 （2）了解EDA技術(shù)“自頂向下”的設(shè)計(jì)理念。 （3）了解用VHDL語言描述電路系統(tǒng)的方法。 二、實(shí)訓(xùn)預(yù)習(xí) 利用MAX+plusII進(jìn)行CPLD/FPGA邏輯功能設(shè)計(jì)的流程： No Yes No 圖形輸入/文本輸入 邏輯設(shè)計(jì) 建立項(xiàng)目文件 項(xiàng)目編譯 邏輯正確？ 仿真分析 選擇型號(hào)/管腳分配 重新

14、編譯 Yes 設(shè)計(jì)正確？ 生成下載文件 下載或編程驗(yàn)證 設(shè)計(jì) 輸入 設(shè)計(jì) 生成 設(shè)計(jì) 實(shí)現(xiàn) 硬件 下載 三、實(shí)訓(xùn)內(nèi)容 交通燈實(shí)訓(xùn)模塊采用紅、綠、黃三種顏色的LED來模擬十字路口的交通等狀況，其驅(qū)動(dòng)對(duì)應(yīng)關(guān)系如下表所示： R（紅） G（綠） Y（黃） E（東） OUT1 OUT2 OUT3 S（南） OUT4 OUT5 OUT6 W（西） OUT7 OUT8 OUT9 N（北） OUT10 OUT11 OUT12 芯片腳號(hào)分配：OUT1—P116，OUT2—P114，OUT3—P113，OUT4—P112，OUT5—P

15、111，OUT6—P110，OUT7—P109，OUT8—P102，OUT9—P101，OUT10—P100，OUT11—P99，OUT12—P98。 VHDL語言參考主程序： Library ieee; Use ieee.std-logic-1164.all; Use ieee.std-logic-arith.all; Entity trafficled is Port(clk1:in std-logic; Reset: in std-logic; Pout:out std-logic-vector(12 downto 1); End trafficl

16、ed; Architecture trafficled-arch of trafficled is Signal ER,EY,EG: std-logic; Signal SR,SY,SG: std-logic; Signal WR,WY,WG: std-logic; Signal NR,NY,NG: std-logic; Signal COUNT:integer range 0 to 11; Signal state: integer range 0 to4; Begin Prosess(clk1,reset,count) begin if reset=’1’th

17、en count<=0; state<=0; else if(clk1’event andclk1=’1’)then count<=count+1; if(count=11)then state<=state+1; end if; if(state>4)then state<=0; end if; end if; end if; 四、實(shí)訓(xùn)報(bào)告 1.完成交通燈其他部分的程序編寫。 2.在EDA實(shí)驗(yàn)箱上編譯、仿真，反復(fù)驗(yàn)證所編寫的VHDL語言程序是否正確，對(duì)有錯(cuò)誤的語句進(jìn)行修改。 3.待程序通過后，進(jìn)行管腳鎖定，將程序下載至CPLD/FPGA芯片中，觀察交通燈運(yùn)行情況是否滿足設(shè)計(jì)要求。