《微電子學(xué)概論》第七章系統(tǒng)芯片SOC設(shè)計.ppt

《《微電子學(xué)概論》第七章系統(tǒng)芯片SOC設(shè)計.ppt》由會員分享，可在線閱讀，更多相關(guān)《《微電子學(xué)概論》第七章系統(tǒng)芯片SOC設(shè)計.ppt（43頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、系統(tǒng)芯片(SOC)技術(shù),世界集成電路設(shè)計技術(shù)發(fā)展現(xiàn)狀,世界集成電路加工工藝水平為0.13微米，正在向0.09微米、12英寸加工工藝過渡 系統(tǒng)芯片（System-on-Chip）正在成為集成電路產(chǎn)品的主流 超大規(guī)模集成電路IP復(fù)用（IP Reuse）和硬軟件協(xié)同設(shè)計水平日益提高 集成電路設(shè)計業(yè)、制造業(yè)、封裝業(yè)三業(yè)并舉，相對游離 設(shè)計工具落后于設(shè)計水平,SOC-擺脫IC設(shè)計困境的途徑,功能越來越復(fù)雜，一個團(tuán)隊不可能從每一個晶體管設(shè)計開始，必須用第三方的IP核 多個芯片在I/O上會增加功耗，SOC方法可降低功耗 產(chǎn)品的生命周期越來越短，制版費用越來越貴，芯片必須可以重構(gòu)，以延長其生命周期，并且，產(chǎn)品

2、的上市時間的壓力，要求快速開發(fā) 深亞微米設(shè)計的問題，時序收斂更加困難 芯片復(fù)雜度增加，使得驗證更加困難,集成電路發(fā)展成系統(tǒng)芯片（SOC）,分 立 元 件,集成 電路 IC,系統(tǒng)芯片 System On A Chip （SOC）,,,IC的速度很高、功耗很小，但PCB板中的連線延時、噪聲、可靠性以及重量等因素的限制，已無法性能日益提高滿足整機系統(tǒng)的要求,IC設(shè)計與制造技術(shù)水平的提高，IC規(guī)模越來越大，已可以在一個芯片上集成109-1010個晶體管,在需求牽引和技術(shù)推動的雙重作用下,將整個系統(tǒng)集成在微電子芯片上,OUTLINE,系統(tǒng)芯片的基本概念和特點 SOC的設(shè)計過程 SOC關(guān)鍵技術(shù)及目前面臨的

3、主要問題 SOC的發(fā)展趨勢,,SOC是什么？,SOC（System on a Chip),系統(tǒng)芯片，片上系統(tǒng)，單芯片系統(tǒng)。,一種實現(xiàn)復(fù)雜系統(tǒng)功能的超大規(guī)模集成電路 系統(tǒng)芯片SOC不僅包含復(fù)雜的硬件電路部分，而且還包含軟件部分 復(fù)雜硬件電路一般內(nèi)含一個和多個芯核（特指微處理器MPU、微控制器MCU或數(shù)字信號處理器DSP等作為軟件執(zhí)行載體的特殊IP），而且在設(shè)計中大量復(fù)用第三方的IP核 一般采用超深亞微米工藝技術(shù)實現(xiàn),系統(tǒng)芯片SOC結(jié)構(gòu)示意圖,ASIC(Application Specific Integrated Circuits) 設(shè)計方法學(xué)中的新技術(shù)，是指以嵌入式系統(tǒng)為核心，以IP 復(fù)用技術(shù)

4、為基礎(chǔ)，集軟、硬件于一體，并追求產(chǎn)品系統(tǒng)最大包容的集成芯片 將一個系統(tǒng)的多個IC集成在一個芯片上可以提高系統(tǒng)性能、減小尺寸、降低成本,系統(tǒng)芯片SOC,封裝內(nèi)的系統(tǒng)（System in Package，SIP）,將組成系統(tǒng)的幾個不同工藝集成電路封裝在一起,早期的SOC概念 僅限于集成計算引擎、存儲器及邏輯電路 目前的SOC 集成多種功能電路，可滿足不同的系統(tǒng)應(yīng)用的需要 如手機、數(shù)碼相機、MP3播放機、DVD播放機,藍(lán)牙技術(shù)是一種無線數(shù)據(jù)和語音通信的全球標(biāo)準(zhǔn)，基于低成本短距離無線連接。 包括微處理器、存儲器、RF電路、數(shù)字基帶處理器、模擬和數(shù)字接口、多種音頻和數(shù)據(jù)接口等,藍(lán)牙SOC,SOC設(shè)計與

5、目前集成電路設(shè)計的區(qū)別：,采用IP核進(jìn)行設(shè)計，提高設(shè)計產(chǎn)能 軟硬件協(xié)調(diào)設(shè)計 可集成不同類型的功能模塊，如邏輯、模擬、光電、生物電等。 需要更高的設(shè)計驗證 采用超深亞微米（VDSM）技術(shù) 需要一個或多個嵌入式CPU和DSP 對設(shè)計人員的要求高 具有可從外部對芯片進(jìn)行編程的功能,,,SOC的實現(xiàn)方式： 其一是增加通用MPU的功能和性能，并在片上集成較大的Cache、DROM和I/O。 其二是設(shè)計專用芯片，專用芯片可以大大提高芯片的面積利用率，從而減低成本。 一種基于CPU和DSP Core的SOC混合實現(xiàn)方式可以在集成度和通用性兩方面兼顧，如HP和SUN的多媒體工作站都把MPEG的圖象壓縮、MOD

6、EM、FAX和音頻處理，同時集成在SOC中。,SOC的技術(shù)瓶頸在于： 1)EDA工具的能限，EDA工具總是趕不上工藝的發(fā)展。 2)IP模塊的兼容性：各種IP模塊綜合時，很難得到最佳的速度、面積和時序預(yù)測。也缺少統(tǒng)一的虛擬模塊界面標(biāo)準(zhǔn)。 3)深亞微米帶來的挑戰(zhàn)：短溝道效應(yīng)、金屬層之間的交叉效應(yīng)以及模塊間的信號規(guī)整度都對性能影響極大。 4）測試、封裝和散熱的困難。,OUTLINE,系統(tǒng)芯片的基本概念和特點 SOC的設(shè)計過程 SOC關(guān)鍵技術(shù)及目前面臨的主要問題 SOC的發(fā)展趨勢,,SOC的設(shè)計過程,OUTLINE,系統(tǒng)芯片的基本概念和特點 SOC的設(shè)計過程 SOC關(guān)鍵技術(shù)及目前面臨的主要問題 SOC

7、的發(fā)展趨勢,,SOC關(guān)鍵技術(shù),軟硬件協(xié)同設(shè)計：傳統(tǒng)設(shè)計以硬件為主, SOC設(shè)計中不僅有復(fù)雜硬件設(shè)計，還要考慮軟件 IP核技術(shù)：IP核的設(shè)計和復(fù)用 超深亞微米技術(shù),軟硬件協(xié)同設(shè)計,劃分理論：符合系統(tǒng)要求、符合實現(xiàn)代價約束的硬件和軟件架構(gòu)，使代價最小，性能優(yōu)化 仍在發(fā)展中 系統(tǒng)描述語言：定義系統(tǒng)級軟件描述及硬件描述 傳統(tǒng)的HDL語言，與軟件設(shè)計語言不一致，難以將軟件和硬件連接在一起進(jìn)行協(xié)同的設(shè)計、驗證 從軟件語言上發(fā)展起來，可以對硬件建模，考慮硬件中的并行性、時間概念、重新啟動機制等,出現(xiàn)背景：設(shè)計復(fù)雜度高，需要進(jìn)入市場的時間短 進(jìn)行設(shè)計復(fù)用：采用前人成功的經(jīng)驗和設(shè)計 成果 例：處理器內(nèi)核的復(fù)用可

8、以使設(shè)計人員從繁重的處理器設(shè)計中解脫出來，更加關(guān)注于系統(tǒng)功能的實現(xiàn)和系統(tǒng)性能的提高,IP核設(shè)計技術(shù),IP核是什么？,IP（Intellectual Property）：知識產(chǎn)權(quán) 1）有獨立功能的、經(jīng)過驗證的集成電路設(shè)計； 2）為了易于重用而按嵌入式要求專門設(shè)計的； 3）面積、速度、功耗、工藝容差上都是優(yōu)化的；,基于IP復(fù)用的SOC設(shè)計,計算引擎類:RISC（MIPS, ARM）和x86 CISC 通信類: TI, LUCENT, ADI, MOTOROLA的OAK和PINE核(DSP)、MCU 嵌入式存儲器類 混合信號類：數(shù)?；旌螴P 其它類型：如調(diào)制/解調(diào)，數(shù)據(jù)壓縮，加密，語音編碼，ISDN

9、，USB等,IP核的分類,按照應(yīng)用種類劃分,IP核的分類,按照描述和實現(xiàn)形式劃分,軟IP 硬IP 固IP,特點：以HDL描述；性能通過時序模擬驗證，不依賴于工藝和實現(xiàn)技術(shù)，可復(fù)用性高，可將軟核映射到自己的工藝上； 問題：價格高，提供者不多；用于SOC設(shè)計時需要很多的設(shè)計投入；風(fēng)險大；是否可以結(jié)合任一工藝庫進(jìn)行綜合仍是問題,特點：以版圖形式描述；性能和面積經(jīng)過優(yōu)化；經(jīng)過工藝流片驗證；當(dāng)用于SOC設(shè)計時所需設(shè)計投入較少；安全性較高 問題：與工藝有關(guān)，在具體物理功能和性能方面難以修改；與工藝的相關(guān)性使電路其他部分的設(shè)計也需要使用該工藝,特點：以網(wǎng)表描述；經(jīng)過了FPGA硬件驗證；時序特性經(jīng)過嚴(yán)格檢驗，

10、只要保證布局布線中關(guān)鍵路徑的寄生參數(shù)不引起時序錯誤就可以保證芯片設(shè)計的正確性。 問題：與工藝相關(guān)限制了其使用范圍；網(wǎng)表的難讀性使發(fā)生時序錯誤難以修改,第三方IP供應(yīng)商 例：ARM（advanced RISC Machines）,Rambus公司：著重一種高度優(yōu)化的硬IP開發(fā) Virtual Chips, Mentor Graphics：提供軟IP庫 各公司自己開發(fā)IP,FOUNDRY代工廠 EDA工具開發(fā)商 IP核供應(yīng)商 單元庫開發(fā)商 ASIC設(shè)計公司 ..,IC SOC,20世紀(jì)90年代,,基于IP復(fù)用的SOC設(shè)計,系統(tǒng)芯片SOC一般采用基于核設(shè)計，它是指將一個系統(tǒng)按功能劃分成若干模塊，然后

11、直接利用第三方設(shè)計好的IP核，并將他們集成為一個具有特定功能芯片的過程。 基于核設(shè)計的核心就是復(fù)用IP核。 IP核復(fù)用絕不等同于集成電路設(shè)計中的單元庫的使用，不是一些IP核的簡單堆砌，還包含IP核測試復(fù)用。 為了實現(xiàn)IP核的測試復(fù)用，需要在結(jié)構(gòu)上進(jìn)行精心設(shè)計,IP核復(fù)用技術(shù),IP核復(fù)用技術(shù),,IP核生成 IP核的復(fù)用 IP核保護(hù),比IC設(shè)計更為嚴(yán)格 完整的文件化：需要給出規(guī)格說明、設(shè)計描述、測試方案,IP核復(fù)用 IP選擇：目前可供選擇的好的IP還有限 IP集成 不是IP核的簡單堆砌，會出現(xiàn)一些問題，尤其接口和時序問題、信號完整性、功耗等問題 不同電路之間的兼容問題：模擬及混合信號、射頻等不同類

12、型電路的集成要求不同 EDA工具還需發(fā)展,由于不同類型電路集成在一起，驗證工作變得十分困難 數(shù)字電路、模擬電路、存儲器電路的驗證 混合電路仿真模擬 時延、功耗、信號完整性的驗證以及后仿真,SOC驗證,IP核的測試(core-level test) 完成對獨立IP核的測試 IP核的測試訪問(core test access) 完成對IP核提供測試激勵，并將測試響應(yīng)從IP核中輸出 IP核測試外殼(core test wrapper) 提供嵌入的IP核與其SOC環(huán)境交互的接口,SOC測試,SOC中IP核的測試,天線效應(yīng)（antenna effect） 電荷聚集在金屬線上 電遷移效應(yīng)（electrom

13、igration effect） 電荷的移動引起斷路 信號的完整性(signal integrity) 電路中信號產(chǎn)生正確響應(yīng)的能力,SOC的物理設(shè)計考慮,OUTLINE,系統(tǒng)芯片的基本概念和特點 SOC的設(shè)計過程 SOC關(guān)鍵技術(shù)及目前面臨的主要問題 SOC的發(fā)展趨勢,,系統(tǒng)集成,提高設(shè)計產(chǎn)能,涵蓋不同技術(shù),用IP核復(fù)用,SOC的發(fā)展趨勢,系統(tǒng)芯片,,,進(jìn)行混合技術(shù)設(shè)計，包括高性能或低功耗邏輯、嵌入式DRAM、模擬、射頻等技術(shù)的集成。 廣義的SOC還可以包括微機電系統(tǒng)(MEMS)、光輸入/輸出等,它對微電子技術(shù)的推動作用不亞于自20世紀(jì)50年代末快速發(fā)展起來的集成電路技術(shù) 21世紀(jì)將是SOC

14、快速發(fā)展的時代，將成為市場的主導(dǎo)，加速電子產(chǎn)品的更新?lián)Q代 隨著需求的不斷發(fā)展，專家預(yù)測，以硅技術(shù)為基礎(chǔ)的集成電路產(chǎn)業(yè)還至少將發(fā)展12個世紀(jì)。,系統(tǒng)芯片(SOC) 是微電子設(shè)計領(lǐng)域的一場革命,改變傳統(tǒng)的IC設(shè)計思路和設(shè)計方法;促進(jìn)整機系統(tǒng)的發(fā)展，帶來革命性變化,SOC和IC的關(guān)系,IC和分立元器件的關(guān)系,類似,,未來的方向1: 封裝內(nèi)的系統(tǒng)（SIP）,1 基于不同工藝的技術(shù)，如砷化鎵、鍺硅、或硅管芯，無論是邏輯電路、存儲器、RF、模擬還是數(shù)字電路，都可以裝配在同一封裝中，并滿足熱學(xué)、電學(xué)和機械性能； 2 不同尺寸的工藝，如180納米65納米的管芯可以在一個封裝內(nèi)并存； 3 其他技術(shù)，如MEMS、

15、光電、視頻器件都可以集成在同一個SIP內(nèi)。,未來的方向1: 封裝內(nèi)的系統(tǒng)（SIP）,4 不同的互連技術(shù)，如引線鍵合、倒裝焊、都可以用于同一個封裝內(nèi)； 5 其他無源器件如天線、不平衡變壓器、濾波器、散熱器、諧振器、連接器和屏蔽器等都可以制作在同一個封裝內(nèi)； 6 OEM產(chǎn)品的修改和升級可以通過換用新的管芯來實現(xiàn)。,未來的方向2:可編程的SOC,在傳統(tǒng)的SOC中集成一片可編程的邏輯，成為可配置的架構(gòu) （FPGA SOC）；,SOC在推進(jìn)人類社會信息化進(jìn)程地同時，也推動微電子學(xué)科自身的發(fā)展。 21世紀(jì)“半導(dǎo)體集成化芯片系統(tǒng)基礎(chǔ)研究” 的一個重要發(fā)展方向，即由集成電路(IC)向集成系統(tǒng)(IS) 的轉(zhuǎn)變。

16、 SOC的實現(xiàn)還面臨許多挑戰(zhàn)： 傳統(tǒng)IC設(shè)計與工藝制造的差距正在拉大，EDA工具能提供的年增長率僅為21，而按Moore定律發(fā)展的制造能力年增長率58。 驗證、測試和設(shè)計的差距也在拉大，驗證一個復(fù)雜系統(tǒng)設(shè)計的正確性和測試工藝的缺陷，使之對EDA工具的計算能力的要求難以承受 只有及時開展SOC設(shè)計自動化方法的基礎(chǔ)研究，建立新的SOC設(shè)計與測試方法學(xué)，才能彌補這一差距。,,SOC的設(shè)計的專業(yè)化水平越來越高，促成了設(shè)計平臺的前端越來越依賴系統(tǒng)，設(shè)計平臺的后端越來越依賴工藝： 前端是一個建立系統(tǒng)級描述、驗證的仿真平臺： 要有對市場需求快速反應(yīng)的專業(yè)背景 要有豐富的可重用的(IP)設(shè)計資源 軟、硬件的協(xié)

17、同設(shè)計的能力 管理設(shè)計的經(jīng)驗和團(tuán)隊合作精神 后端是一個高效、可靠的實現(xiàn)設(shè)計的工藝環(huán)境： 穩(wěn)定的工藝流程(人員和素質(zhì)) 豐富的經(jīng)工藝驗證過的固核 靈活的代工方式(如MPW支持等) 制造、測試和封裝一體化的服務(wù),1、SOC集成方法學(xué)研究的對象： 信息處理算法和協(xié)議到SOC的結(jié)構(gòu)映射：建立軟、硬件設(shè)計的統(tǒng)一框架、公共母線，處理好數(shù)據(jù)流、控制流和地址流。 芯核及其可復(fù)用性和可嵌入性：以MPU和DSP為核建立RTOS支持的GPIO，實現(xiàn)MidWare支撐的API 高性能、低功耗電路與系統(tǒng)：這是實現(xiàn)無線、可移動多媒體系統(tǒng)的便攜電子產(chǎn)品的關(guān)鍵 新型定時系統(tǒng)與異步系統(tǒng) 模擬、射頻及混合信號集成電路,2 SOC

18、的綜合、驗證與測試?yán)碚摰难芯績?nèi)容： 芯片系統(tǒng)的行為表示理論：預(yù)估功耗、互連線延時、噪聲、可靠性等SOC的高層次抽象模型和結(jié)構(gòu)化表示理論。 互連線的建模、仿真與線網(wǎng)綜合：以互連線為中心的模式需要研究互連線的建模與快速仿真方法，以及時鐘線網(wǎng)和電源線網(wǎng)的仿真和綜合。 與物理層相關(guān)的系統(tǒng)綜合：當(dāng)互連線決定了芯片延遲性能時，融合系統(tǒng)綜合和布局綜合可解決設(shè)計不收斂的難題。 從行為級到版圖級的驗證與測試生成：復(fù)雜度使驗證和測試生成占SOC設(shè)計時間的50%以上，必須研究新型故障模型的建模和故障模擬技術(shù)。 SOC的可測試性設(shè)計：SOC中器件數(shù)與引腳數(shù)的比率大大提高，如何保證SOC的可測試性成為嚴(yán)峻的挑戰(zhàn)。,3、

19、用于SOC的集成微傳感系統(tǒng) 微觀聲、光、熱、力、電耦合與等效分析 微結(jié)構(gòu)動力學(xué)建模分析：研究微觀輸運機制與非線性效應(yīng)對微傳感器敏感結(jié)構(gòu)的響應(yīng)的影響。 集成微傳感器、陣列芯片和分析系統(tǒng)： 研究微傳感器及其預(yù)處理電路的集成技術(shù) 微傳感器陣列形成與信號時空預(yù)處理能力。 微傳感與集成電路的兼容性： 集成工藝的兼容性和微結(jié)構(gòu)與集成電路的兼容技術(shù)。 解決微傳感器與數(shù)字CMOS工藝的兼容性問題,4、面向SOC的小尺寸MOS器件科學(xué)問題研究： 亞0.1微米MOS器件結(jié)構(gòu)：高K柵介質(zhì)、及新型柵電極、源漏結(jié)構(gòu)等為突破亞0.1微米MOS器件限制提供技術(shù)平臺。 0.1微米級MOS器件模型、參數(shù)提取和仿真：建立適于SO

20、C設(shè)計的0.1微米級MOS器件模型，探討參數(shù)提取及電路仿真的方法。 0.1微米級MOS器件的可靠性分析：解決器件、互連可靠性及熱效應(yīng)問題。 0.1微米級器件用硅材料的缺陷問題：研究納米級微觀缺陷在生長和后工藝過程中的演變特征，揭示相關(guān)的物理機制 0.1微米級器件光刻工藝基礎(chǔ)：X射線及電子束的新一代0.1微米級光刻技術(shù)。,5、適于SOC的新材料及新器件探索與集成研究： 低功耗高性能SOC器件及材料： 0.1微米和1V左右電源電壓的低功耗深亞微米器件 研制新型低功耗高性能SOC器件電路。 射頻電路用的新器件和相關(guān)材料問題： SiGe、SiGeC等新型硅基異質(zhì)結(jié)構(gòu)材料及器件研究 GaAs射頻模擬電路與硅CMOS工藝不兼容對無線通訊SOC的制約,作 業(yè),1、簡述SOC的概念，IP核的概念 2、按照描述和實現(xiàn)形式劃分，IP核的分類及其各自的特點？,