[優(yōu)秀畢業(yè)論文]基于DSP圖像采集系統(tǒng)設(shè)計(jì)

《[優(yōu)秀畢業(yè)論文]基于DSP圖像采集系統(tǒng)設(shè)計(jì)》由會(huì)員分享，可在線閱讀，更多相關(guān)《[優(yōu)秀畢業(yè)論文]基于DSP圖像采集系統(tǒng)設(shè)計(jì)（41頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、第0頁 本科生畢業(yè)設(shè)計(jì)（論文） 基于DSP圖像采集系統(tǒng)設(shè)計(jì) 摘 要 本設(shè)計(jì)的功能是實(shí)現(xiàn)實(shí)時(shí)圖像采集，以數(shù)字處理芯片TMSC5410A為核心器件，以CMOS圖像傳感器OV7660來進(jìn)行圖像采集。本設(shè)計(jì)首先描述了系統(tǒng)的整體設(shè)計(jì)思路，然后分別對(duì)系統(tǒng)的硬件部分設(shè)計(jì)和軟件部分設(shè)計(jì)進(jìn)行了詳細(xì)地說明。硬件設(shè)計(jì)包括電源模塊、圖像讀入模塊、DSP核心電路模塊及DSP與PC機(jī)串行通信電路模塊。在電源模塊中，需要提供3.3V，5V和1.5V的電源為系統(tǒng)供電；在圖像讀入模塊中，通過SCCB對(duì)OV7660完成有關(guān)設(shè)置，來實(shí)現(xiàn)模擬圖像信號(hào)到數(shù)字圖像信號(hào)的轉(zhuǎn)變；在DSP核心板電路模塊中，通過對(duì)時(shí)鐘電路設(shè)計(jì)

2、、復(fù)位電路設(shè)計(jì)、JTAG接口電路及其它電路的設(shè)計(jì)完成對(duì)DSP最小系統(tǒng)的設(shè)計(jì)和TMSC5410A存儲(chǔ)器的擴(kuò)展；在DSP與PC機(jī)串行通信電路模塊中，通過UART提供的接口編程，來實(shí)現(xiàn)TMSC5410A與PC機(jī)的高速串行通信。軟件設(shè)計(jì)包括系統(tǒng)的初始化、OV7660初始化和中斷服務(wù)程序，這幾部分分別可實(shí)現(xiàn)系統(tǒng)初始化，主要針對(duì)TMSC5410A的初始化，使DSP能夠正常工作； OV7660初始化，啟動(dòng)圖像采集功能；中斷服務(wù)程序設(shè)計(jì)，實(shí)現(xiàn)數(shù)據(jù)的傳送和接收。最終，系統(tǒng)完成了圖像采集系統(tǒng)的硬件設(shè)計(jì)。 關(guān)鍵字:圖像采集;OV7660;TMSC5410A Hardw

3、are Design of Image Capture System based on DSP Abstract The function of this design is to realize real-time image acquisition to digital processing chip for the core device, TMSC5410A OV7660 by CMOS image sensor to image acquisition. This design first described the systems overall design train of

4、 thought, then respectively to the system hardware design and software of design in detail. Hardware design including the power modules, image into modules, DSP core circuit module and DSP and PC serial communication circuit module.In the power modules, the need to provide 3.3 V, 5V and 1.5 V power

5、supply systems, power supply; In the image into modules, through to SCCB OV7660 complete relevant Settings, to simulate the image signal to the digital image signal change; In DSP core board circuit module, through to the clock circuit design, reset circuit design, JTAG interface circuit and other c

6、ircuit design completed the design of DSP smallest system TMSC5410A memory expansion; and In DSP and PC serial communication circuit module, through the interface programming, provide UART TMSC5410A with a PC to realize the high-speed serial communication. The software design including the system in

7、itialization, OV7660 initialization and interrupt service routine, which a few parts can realize system respectively TMSC5410A initialization, mainly in the initialization, make DSP can work normally; OV7660 initialization, start image acquisition function; The interrupt service routine design, real

8、ization data transmitting and receiving. Finally, the system finished image acquisition system hardware design Keywords: Image capture; OV7660; TMSC5410A 目 錄 摘 要 I Abstract II 1. 緒論 1 1.1 選題背景 1 1.2 設(shè)計(jì)方法和主要研究?jī)?nèi)容 2 2. 總體設(shè)計(jì) 4 3. 硬件設(shè)計(jì)說明 7 3.1 電源模塊設(shè)計(jì) 7 3.2 圖像讀入模塊的設(shè)計(jì) 7 3.2.1 圖像傳

9、感器的選用 7 3.2.2 圖像傳感器硬件的連接設(shè)計(jì) 9 3.2.3 圖像傳感器與DSP接口設(shè)計(jì) 10 3.3 DSP核心板電路模塊設(shè)計(jì) 13 3.3.1 DSP的最小系統(tǒng) 13 3.3.2 存儲(chǔ)器擴(kuò)展電路設(shè)計(jì) 15 3.4 DSP與PC機(jī)串行通信電路模塊設(shè)計(jì) 16 4. 軟件設(shè)計(jì)說明 17 4.1 程序總體框圖 17 4.2 程序設(shè)計(jì) 17 4.2.1 系統(tǒng)初始化 17 4.2.2 圖像傳感器OV7660初始化 21 4.2.3 中斷服務(wù)程序設(shè)計(jì) 22 總結(jié) 32 致謝 33 參考文獻(xiàn) 34 1. 緒論 1.1 選題背景 人類獲取外界信息的手段有視覺

10、、聽覺、觸覺、嗅覺、味覺等多種形式，但絕大部分（約80%）是來自視覺所接收的圖像信息。利用計(jì)算機(jī)或微處理器對(duì)圖像信息進(jìn)行處理，以滿足人的視覺心理和實(shí)際應(yīng)用要求的技術(shù)稱為數(shù)字圖像處理技術(shù)。隨著信息高速公路、數(shù)字地球等概念的提出以及Internet的廣泛應(yīng)用，數(shù)字圖像處理科學(xué)已經(jīng)成為一門與國(guó)計(jì)民生緊密聯(lián)系的應(yīng)用科學(xué)，它已為人類帶來了巨大的經(jīng)濟(jì)和社會(huì)效益。 通常，圖像采集可以分成兩類：一類是靜態(tài)圖像采集，也就是拍攝照片，以得到某個(gè)時(shí)刻的圖像為目的；另一類是動(dòng)態(tài)圖像采集，也就是拍攝視頻，以獲得某個(gè)時(shí)間段的連續(xù)圖像為目的。 靜態(tài)圖像采集可以通過普通的相機(jī)拍攝，而后通過掃描把圖像數(shù)據(jù)轉(zhuǎn)化成數(shù)字信息存儲(chǔ)

11、，而這些年數(shù)碼相機(jī)的快速發(fā)展，使得數(shù)碼相機(jī)在快速的普及，數(shù)碼相機(jī)直接把拍攝的圖片以數(shù)字方式存儲(chǔ)在相機(jī)的存儲(chǔ)卡中，用數(shù)碼相機(jī)拍攝照片后，可以把存儲(chǔ)卡里的照片直接拷貝、傳輸?shù)诫娔X上，做備份和后期處理。 使用數(shù)碼相機(jī)得到圖像數(shù)據(jù)，然后傳輸?shù)诫娔X上處理，這個(gè)過程圖像拍攝和圖像處理分析是分離的，使得如果系統(tǒng)需要對(duì)圖像的分析結(jié)果做實(shí)時(shí)快速響應(yīng)，變得不可能。 動(dòng)態(tài)圖像采集實(shí)現(xiàn)方式較多，可以使用現(xiàn)有的攝像機(jī)，把攝像的圖像存儲(chǔ)在磁帶上，后期通過磁帶采集設(shè)備把存儲(chǔ)在磁帶上的模擬圖像數(shù)據(jù)轉(zhuǎn)化成數(shù)字圖像數(shù)據(jù)，做后期處理分析?，F(xiàn)在也有可以把攝像圖像，以數(shù)字方式直接存儲(chǔ)在攝像機(jī)上的硬盤，或者實(shí)時(shí)刻錄到攝像機(jī)上DVD盤

12、上，然后直接把數(shù)字圖像導(dǎo)出到電腦上處理。這兩種方式的圖像處理分析是非實(shí)時(shí)的。要想實(shí)現(xiàn)實(shí)時(shí)處理，需要得到實(shí)時(shí)圖像數(shù)據(jù)，有兩種常見方式：通過直接連接到電腦USB口/1393口的電腦眼；攝像頭+圖像采集卡。 在第一種方式中的電腦眼以CMOS圖像傳感器獲得圖像，目前已經(jīng)能做到分辨率640480每秒30幀的采集速度，可以在電腦上直接存儲(chǔ)，處理，分析圖像。但這種電腦眼通?？梢哉{(diào)節(jié)的焦距不是很大，而且由于USB電纜長(zhǎng)度的限制，僅僅能把電腦眼布置在電腦附近。 如今，在視頻監(jiān)控，人臉識(shí)別、機(jī)器人的視覺系統(tǒng)等領(lǐng)域均需要圖像采集部分，而市面上大部分適用于PC系統(tǒng)的圖像采集卡，多半基于PCI插槽或者USB接口方式

13、。當(dāng)圖像的處理平臺(tái)不再是PC，而變成了DSP，32BitMCU或者專用圖像處理芯片，這些系統(tǒng)的多半不再帶有PCI USB接口，故基于這些接口的圖像采集卡不再適用于這些非PC平臺(tái)系統(tǒng)。 事實(shí)上，這些由DSP或者32位MCU或者專用圖像處理芯片構(gòu)成的系統(tǒng)便是嵌入式系統(tǒng)。帶有一定的硬件和一些軟件代碼，來實(shí)現(xiàn)特定功能的系統(tǒng)---這就是嵌入式系統(tǒng)的基本內(nèi)涵。 圖像采集是指將模擬世界的真實(shí)景象轉(zhuǎn)化成能被計(jì)算機(jī)系統(tǒng)處理，進(jìn)行運(yùn)算、存儲(chǔ)與分析等操作的數(shù)字化“圖像”的過程。 目前，圖像采集技術(shù)發(fā)展迅速，常見的系統(tǒng)實(shí)現(xiàn)方式主要有兩種。一種是采用PC機(jī)加專業(yè)視頻采集壓縮卡的方法，利用CPU的處理能力和操作系統(tǒng)

14、的結(jié)構(gòu)，以純軟件的方法對(duì)采集的視頻信號(hào)進(jìn)行處理和壓縮。但是這種的系統(tǒng)可移動(dòng)性差，同時(shí)采集與處理算法也占用了很多的計(jì)算機(jī)系統(tǒng)資源，價(jià)格比較昂貴。市場(chǎng)上專用的視頻壓縮芯片只能實(shí)現(xiàn)一種壓縮算法，靈活性和擴(kuò)展性較差。另外一種實(shí)現(xiàn)方式為采用DSP作為主CPU對(duì)圖像進(jìn)行處理，構(gòu)成脫機(jī)系統(tǒng)。這樣的系統(tǒng)具有設(shè)備體積小，應(yīng)用靈活簡(jiǎn)便的特點(diǎn)，受到廣泛關(guān)注。目前DSP技術(shù)突飛猛進(jìn)，其本身采用的改進(jìn)型哈佛結(jié)構(gòu)和具有專用指令集等特點(diǎn)特別適合于運(yùn)算量巨大的數(shù)字信號(hào)處理領(lǐng)域。從20世紀(jì)60年代數(shù)字信號(hào)處理理論的崛起到80年代數(shù)字信號(hào)處理器的產(chǎn)生，數(shù)字信號(hào)處理技術(shù)的發(fā)展迅猛異常。目前，我國(guó)DSP產(chǎn)品主要來自國(guó)外，與國(guó)外DSP

15、應(yīng)用開發(fā)的情況相比，我國(guó)的差距較大，但隨著近年國(guó)內(nèi)一些專業(yè)DSP用戶的推動(dòng)下，我國(guó)DSP的應(yīng)用日漸普及。 隨著大規(guī)模集成電路技術(shù)的迅速發(fā)展和目前各種設(shè)備小型化、智能化的普及，對(duì)獨(dú)立于PC的實(shí)時(shí)圖像處理系統(tǒng)的需求不斷增加，使得以上兩種實(shí)現(xiàn)方式相比而言，應(yīng)用DSP實(shí)現(xiàn)的圖像采集系統(tǒng)是目前非常被看好的實(shí)現(xiàn)方式。一方面系統(tǒng)體積小巧，攜帶方便，價(jià)格也相對(duì)便宜，易于推廣；另外一方面，系統(tǒng)處理速度快，可現(xiàn)場(chǎng)編程，通用性能較好，而且功能易擴(kuò)展。這是一個(gè)可以解決圖像實(shí)時(shí)處理的有效手段。 1.2 設(shè)計(jì)方法和主要研究?jī)?nèi)容 本設(shè)計(jì)中硬件部分設(shè)計(jì)采用模塊化的設(shè)計(jì)方法，即把整體設(shè)計(jì)分成四個(gè)模塊：電源模塊、圖像讀入模

16、塊、DSP核心板電路模塊及DSP與PC機(jī)串行通信電路模塊。并對(duì)相應(yīng)的硬件編寫程序以實(shí)現(xiàn)設(shè)計(jì)所要求的功能。 本設(shè)計(jì)的主要研究?jī)?nèi)容包括如下幾個(gè)方面：研究基于DSP的圖像采集方案；設(shè)計(jì)本論文使用的硬件電路，包括電源模塊、硬件讀入模塊、DSP核心板電路模塊及DSP與PC機(jī)串行通信電路模塊；編寫軟件實(shí)現(xiàn)硬件程序說明。 論文內(nèi)容的具體安排如下： 論文的第二章總體介紹本設(shè)計(jì)的結(jié)構(gòu)，主要元器件介紹。第三章詳細(xì)介紹本設(shè)計(jì)的硬件電路設(shè)計(jì)。包括相關(guān)元器件的選擇，電路的設(shè)計(jì)。第四章編寫程序件以實(shí)現(xiàn)硬件部分的說明，包括系統(tǒng)初始化、圖像傳感器OV7660初始化及中斷服務(wù)程序。最后是對(duì)本設(shè)計(jì)所作的工作進(jìn)行總結(jié)以及對(duì)指

17、導(dǎo)老師的感謝。 2. 總體設(shè)計(jì) 隨著現(xiàn)代電子技術(shù)的快速發(fā)展，數(shù)字圖像采集技術(shù)得到了越來越廣泛的應(yīng)用。例如號(hào)碼圖像的采集、人臉圖像的采集等。對(duì)于便攜式設(shè)備，要求系統(tǒng)體積小，可脫機(jī)實(shí)時(shí)操作。一般的圖像采集系統(tǒng)采用PC機(jī)作為核心處理單元，系統(tǒng)可移動(dòng)性差；應(yīng)用CCD圖像傳感器和視頻解碼芯片實(shí)現(xiàn)的采集系統(tǒng)，設(shè)計(jì)比較電路復(fù)雜；由于DSP芯片具有體積小、處理速度快、使用方便靈活等特點(diǎn)，已被廣泛應(yīng)用于對(duì)處理速度和實(shí)時(shí)性要求較高的場(chǎng)合。這就使得DSP及其應(yīng)用程序在科技、國(guó)防、國(guó)民經(jīng)濟(jì)、社會(huì)和個(gè)人生活中占有特殊地位。因此，開發(fā)應(yīng)用DSP及其相應(yīng)軟件是當(dāng)今科學(xué)和社會(huì)發(fā)展所需[1]。 DSP是對(duì)信號(hào)和圖像實(shí)現(xiàn)實(shí)

18、時(shí)處理的一類高性能的CPU。所謂“實(shí)時(shí)（Real-Time）實(shí)現(xiàn)”，是指一個(gè)實(shí)際的系統(tǒng)能在人們聽覺、視覺或按任務(wù)要求所允許的時(shí)間范圍內(nèi)實(shí)現(xiàn)對(duì)輸入信號(hào)的處理并將其輸出。對(duì)DSP應(yīng)用提供實(shí)時(shí)操作，是DSP的性能和功能日益增加的必然結(jié)果，DSP正在從高速數(shù)字引擎轉(zhuǎn)變?yōu)榫哂兄髁魈幚砥魈匦缘男酒Ｒ虼?，需要設(shè)計(jì)人員集中精力解決應(yīng)用問題，而不是重復(fù)實(shí)施系統(tǒng)級(jí)功能。 數(shù)字圖像采集技術(shù)是當(dāng)今半導(dǎo)體電子行業(yè)中發(fā)展比較成熟的技術(shù)之一，采集模塊的核心設(shè)計(jì)是圖像傳感器的選擇，目前廣泛使用的圖像傳感器器件有兩種：電荷藕合器件圖像傳感器（Charge Coupled Device，CCD）和互補(bǔ)性氧化金屬半導(dǎo)體傳感器（

19、Complementary Metal-Oxide Semiconduc -tor，CMOS）。 CMOS在數(shù)字科技中是一種可記錄光線變化的半導(dǎo)體，它主要是硅和鍺這兩種元素所組成，使其在CMOS上共存著N型和P型半導(dǎo)體，這兩個(gè)互補(bǔ)效應(yīng)所產(chǎn)生的半導(dǎo)體電流即可被處理芯片記錄和解讀成圖像。CMOS傳感器的優(yōu)點(diǎn)之一是電源消耗量低，CMOS圖像傳感器將每一像素的電荷轉(zhuǎn)換成電壓，讀取前便將其放大，利用3.3V的電源即可驅(qū)動(dòng)。具有高度系統(tǒng)整合的條件是它的另外一個(gè)優(yōu)勢(shì)。理論上，所有圖像傳感器所需的功能，例如垂直位移、水平位移暫存器、時(shí)序控制等，都可集成在一顆晶片上，將模數(shù)轉(zhuǎn)化電路與信號(hào)處理器整合在一起，使體

20、積大幅的縮小。 本設(shè)計(jì)實(shí)現(xiàn)實(shí)時(shí)圖像采集功能，及時(shí)完成與計(jì)算機(jī)的交互通信。本設(shè)計(jì)由四個(gè)模塊組成，即電源模塊和圖像讀入模塊、DSP核心處理模塊、DSP與PC機(jī)串行通信電路模塊。 電源模塊為系統(tǒng)提供3.3V、5V及1.5V電壓。 圖像讀入模塊用于采集圖像數(shù)據(jù)然后將其轉(zhuǎn)化為便于DSP進(jìn)行處理的串行數(shù)據(jù)，本設(shè)計(jì)選擇使用的是OmniVision公司生產(chǎn)的OV7660FSG CMOS攝像模組的核心芯片是OV7660 COMS圖像傳感器。OV7660芯片的主要功能模塊包括：圖像傳感器陣列（Image Sensor Array）、時(shí)鐘發(fā)生器（Video Timing Generator）、模擬信號(hào)處理器（

21、Analog Signal Processor）、A/D轉(zhuǎn)化器（A/D）、數(shù)字信號(hào)處理器(Digital Signal Processor, DSP)、輸出格式控制(Formatter)、數(shù)字射頻攝像口(Video Port)、可選的圖像處理模塊和SCCB總線接口。而且OV7660圖像傳感器和控制電路都集成在一個(gè)芯片上，功耗低，讓開發(fā)者設(shè)計(jì)硬件簡(jiǎn)單，使用方便靈活。 DSP核心處理模塊選擇TI公司的TMS320C5410A DSP芯片，屬于TMS320C54x系列，是為實(shí)現(xiàn)低功耗、高性能而專門設(shè)計(jì)的定點(diǎn)DSP芯片，其主要特點(diǎn)包括： （1）運(yùn)算速度快。運(yùn)算速度為處理速度在80MIPS~400M

22、IPS。 （2）優(yōu)化的CPU結(jié)構(gòu)。內(nèi)部有1個(gè)40位的算術(shù)邏輯單元，2個(gè)40位的累加器，2個(gè)40位加法器，1個(gè)1717的乘法器和1個(gè)40位的桶形移位器。有4條內(nèi)部總線和2個(gè)地址產(chǎn)生器。此外，內(nèi)部還集成了維特比加速器，用于提高維特比譯碼器的速度。先進(jìn)的DSP結(jié)構(gòu)可高效地實(shí)現(xiàn)無線系統(tǒng)中的各種功能。 （3）低功耗方式。TMS320C54x DSP核可以在3.3V，2.5V，1.8V甚至1.2V的低電壓下工作，三個(gè)低功耗方式（IDLE1、IDLE2和IDLE3）可以節(jié)省DSP的功耗，TMS320C54x特別適合于無線移動(dòng)設(shè)備。 （4）智能外設(shè)。除了標(biāo)準(zhǔn)的串行口和時(shí)分復(fù)用（TDM）串行口外，還提供了

23、自動(dòng)緩沖串行口BSP（Buffered Serial Port）、多通道緩沖串口McBSP（Multi-channel BSP）和與外部處理器通信的HPI（Host Port Interface）接口。BSP可提供數(shù)據(jù)緩沖的讀寫能力，從而可以降低處理器的額外開銷，指令周期為20ns是，BSP的最大數(shù)據(jù)吞吐量為50Mb/s，即使在IDLE方式下，BSP也可以全速工作。McBSP可與128個(gè)通道進(jìn)行收發(fā)通信。HPI可以與外部標(biāo)準(zhǔn)的微處理器直接接口。 DSP與PC機(jī)串行通信電路模塊是DSP通信功能的擴(kuò)展。使用RS232傳輸協(xié)議，通過UART提供的接口編程，實(shí)現(xiàn)TMS320VC5410A與PC機(jī)的高

24、速串行通信。 如圖2.1所示，為本設(shè)計(jì)的結(jié)構(gòu)框圖。 圖2.1 圖像采集系統(tǒng)硬件設(shè)計(jì)結(jié)構(gòu)框圖 3. 硬件設(shè)計(jì)說明 3.1 電源模塊設(shè)計(jì) 由于本設(shè)計(jì)中各個(gè)器件所需電源不同，故需提供不同的電源為其供電。圖像采集器件需要2.5V和3.3V的電源為其供電；并/串轉(zhuǎn)換器、雙D觸發(fā)器需要3.3V電源為其供電； DSP芯片則需要1.5V和3.3V兩個(gè)電源為其供電。為保證器件能夠正常而穩(wěn)定的工作，這里選用AS1117-3.3、AS1117-2.5和TPS77615作為電源。AS1117-3.3可穩(wěn)定輸出3.3V直流電壓，AS1117-2.5可穩(wěn)定輸出2.5V直流電壓，TPS77615則可穩(wěn)定輸

25、出1.5V直流電壓，這樣保證了系統(tǒng)的正常工作，根據(jù)相應(yīng)芯片的資料，其電源硬件連接圖如圖3.1所示。 圖3.1 電源硬件連接圖 3.2 圖像讀入模塊的設(shè)計(jì) 3.2.1 圖像傳感器的選用 圖像傳感器是該系統(tǒng)的關(guān)鍵部分，作用是讀入二維圖像，其成像質(zhì)量的好壞直接影響整個(gè)系統(tǒng)的性能。一般常用的圖像傳感器有兩種，一種是CCD，另一種是CMOS。 CCD使用一種高感光度的半導(dǎo)體材料制成，由許多感光單位組成，通常以百萬像素為單位，當(dāng)CCD表面受到光線照射時(shí)，每個(gè)感光單位會(huì)將電荷反映在組件上，所有的感光單位所產(chǎn)生的信號(hào)加在一起，就構(gòu)成了一幅完整的畫面，它能把光線轉(zhuǎn)變成電荷，輸出為模擬信號(hào)，需要專用

26、的解碼芯片使之與標(biāo)準(zhǔn)工藝兼容。CCD的優(yōu)勢(shì)在于成像質(zhì)量好，但是由于制造工藝復(fù)雜，只有少數(shù)的廠商能夠掌握，所以導(dǎo)致制造成本居高不下，特別是大型CCD，價(jià)格非常高昂。 CMOS圖像傳感器采用CMOS工藝，可利用現(xiàn)有的半導(dǎo)體設(shè)備，且品質(zhì)可隨著半導(dǎo)體技術(shù)的提升而進(jìn)步。CMOS傳感器的優(yōu)點(diǎn)之一是電源消耗量比CCD低，CCD為提供優(yōu)異的圖像品質(zhì)，付出的代價(jià)即是較高的電源消耗量，為使電荷傳輸順暢，噪聲降低，需由高壓差改善傳輸效果，而CMOS圖像傳感器將每一像素的電荷轉(zhuǎn)換成電壓，讀取前便將其放大，利用3.3V的電源即可驅(qū)動(dòng)，電源消耗量比CCD低。它的另外一個(gè)優(yōu)勢(shì)具有高度系統(tǒng)整合的條件。理論上，所有圖像傳感器

27、所需的功能，例如垂直位移、水平位移暫存器、時(shí)序控制等，都可集成在一顆晶片上，將模數(shù)轉(zhuǎn)化電路與信號(hào)處理器整合在一起，使體積大幅縮小。本系統(tǒng)選擇使用的OmniVision公司生產(chǎn)的OV7660FSG COMS攝像模組的核心芯片是OV7660 COMS圖像傳感器[2]。OV7660是單芯片COMS圖像傳感器，在單個(gè)芯片中高度集成了全部攝像功能。它采用了一個(gè)640480的感光陣列，能夠在該分辨率下以高達(dá) 30 幀/秒的速度捕捉圖像，獨(dú)有的傳感器技術(shù)采用了先進(jìn)的算法來消除固定圖案噪音（Fixed Picture Noise）且大大地減少拖尾和閃爍[3]。 圖3.2 CMOS圖像傳感器連接示意圖

28、 3.2.2 圖像傳感器硬件的連接設(shè)計(jì) OV7660為二十引腳圖像傳感器，如圖3.2所示，有兩個(gè)電源和兩個(gè)接地端。這是兩套供電電源：1腳（GND）和6腳（VDD）為模擬電源，可以輸入電壓范圍在2.45V~2.8V，這里選用2.5V模擬電源為其供電；7腳（DOVDD）和15腳（GND）為數(shù)字電源，可以輸入電壓范圍在2.25V~3.6V，這里選用3.3V數(shù)字電源為其供電。因此6腳VDD與電源AS1117-2.5的輸出端2.5V OUT相連， 7腳DOVDD與電源AS1117-3.3的輸出端3.3V OUT相連，1腳和15腳與地相連，保證器件的正常工作。 OV7660利用SCCB(Serial

29、 Camera Control Bus)接口來對(duì)OV7660完成進(jìn)行有關(guān)設(shè)置和圖像數(shù)據(jù)的讀取。本設(shè)計(jì)中DSP通過作為普通I/O口的多通道緩沖串口McBSP1，向OV7660提供控制信號(hào)。DSP多通道緩沖串口1的數(shù)據(jù)發(fā)送端BDX1與OV7660的10腳SCCB串行時(shí)鐘輸入端SIO-C相連接，DSP多通道緩沖串口1的發(fā)送幀同步端BFSX1 與OV76608腳SCCB串行數(shù)據(jù)輸入端SIO-D相連，并需要接一個(gè)上拉電阻1K（阻值的選取參見OV公司提供的芯片資料）。OV7660的4腳（PWDN）電壓降模式端，與DSP多通道緩沖串口1的發(fā)送時(shí)鐘端BCLKX1相連，控制OV7660的省電模式。20腳芯片復(fù)位

30、端RESET，與DSP多通道緩沖串口1的接收時(shí)鐘端BLCKR1相連，控制OV7660的復(fù)位。 OV7660選擇24MHz的時(shí)鐘晶體振蕩器作為工作時(shí)鐘。 圖3.3 OV7660的時(shí)序圖 OV7660提供標(biāo)準(zhǔn)的視頻定時(shí)信號(hào)：VSYNC幀同步信號(hào)、HREF行同步信號(hào)、PCLK像素同步信號(hào)和Y<7:0>8位數(shù)據(jù)線。一幅圖像的輸出首先來一個(gè)幀同步信號(hào)(VSYNC),接下來輸出行同步信號(hào)（HREF),在行同步信號(hào)有效期間(高電平有效)，每來一個(gè)像素時(shí)鐘(PCLK)，就輸出一個(gè)像素的數(shù)據(jù)（Y<7:0>），如圖3.3所示。所以，可以用幀同步信號(hào)來觸發(fā)DSP的外部中斷0，觸發(fā)DSP準(zhǔn)備接收數(shù)據(jù)，即3腳

31、（VSYNC）幀同步信號(hào)輸出端與DSP的INT0（外部中斷0）相連。 綜上可得到，圖像傳感器OV7660硬件連接，如圖3.4所示。 圖3.4 OV7660的硬件連接圖 3.2.3 圖像傳感器與DSP接口設(shè)計(jì) 圖3.5 圖像行內(nèi)輸出時(shí)序 圖3.5為行內(nèi)圖像的輸出時(shí)序。其中，PCLK為像素同步信號(hào)，HREF為行同步信號(hào)，D[7..0] 為并行圖像數(shù)據(jù)。一個(gè)HREF（高電平有效）內(nèi)輸出一行數(shù)據(jù)，一個(gè)周期PCLK內(nèi)輸出一個(gè)8位并行圖像數(shù)據(jù)，其中每行按YUV 4:2:2輸出，各個(gè)像素?cái)?shù)據(jù)D[7..0]的排列方式為：UYVY…。圖像輸出速度計(jì)算如下式。 OV7660的主時(shí)鐘：

32、 （3.1） 圖像輸出速度計(jì)算如下式，像素同步信號(hào)的頻率為外界晶振的一半： （3.2） 圖像的輸出頻率為： （3.3） 即圖像采集速度為15幅/秒，滿足圖像實(shí)時(shí)采集的要求。 PCLK的時(shí)鐘頻率是12MHz，每個(gè)像素時(shí)鐘周期為： （3.4） DSP的接口設(shè)計(jì)的方案是TMSC5410A利用中斷觸發(fā)DSP多通道緩沖串口0（McBSP0）接收來自O(shè)V7660的圖像數(shù)據(jù)，應(yīng)先

33、將并行數(shù)據(jù)轉(zhuǎn)化為串行數(shù)據(jù)。使用74LV165可以完成此項(xiàng)功能。 74LV165的工作過程是每到工作時(shí)鐘（BCLKR0）上升沿將轉(zhuǎn)化出一位串行數(shù)據(jù)，那么，八位數(shù)據(jù)就需要八個(gè)工作時(shí)鐘，設(shè)計(jì)74LV165的工作時(shí)鐘由DSP的多通道緩沖串口0（BCLKR0）提供，其大小應(yīng)為像素時(shí)鐘周期的2倍： （3.5） （3.6） 此值由軟件設(shè)計(jì)時(shí)設(shè)定，這樣設(shè)計(jì)可以實(shí)現(xiàn)數(shù)據(jù)采集和數(shù)據(jù)的并/串轉(zhuǎn)換同步。 74LV165為16腳的串/并轉(zhuǎn)化器件，需要3.3V電源供電，所以16腳與AS1117-3.3輸出端3

34、.3VOUT相連，8腳、10腳均接地。74LV165的15腳時(shí)鐘允許輸入端CE為低電平時(shí)， 2腳時(shí)鐘控制輸入端CLK1才有效。為使CLK1時(shí)鐘總是有效，將15腳與地相連。時(shí)鐘輸入端CLK1與DSP多通道緩沖串口0的接收時(shí)鐘端BCLKR0相連，使DSP通過BCLKR0來為74LV165提供時(shí)鐘信號(hào)。要把采集到的并行數(shù)字圖像信號(hào)送入74LV165中進(jìn)行處理，需將74LV165的數(shù)據(jù)輸入端P<0:7>11腳、12腳、13腳、14腳、3腳、4腳、5腳、6腳與OV7660的數(shù)據(jù)輸出端Y<0:7>11腳、12腳、13腳、14腳、16腳、17腳、18腳、19腳相連。74LV165的9腳數(shù)據(jù)輸出端MISO輸出

35、的就是串行的數(shù)字圖像信號(hào)，該信號(hào)就是DSP進(jìn)行數(shù)據(jù)處理時(shí)所需的圖像信號(hào)，所以將它與DSP多通道緩沖串口0的數(shù)據(jù)接收端BDR0相連。為完成了器件間的同步，需引入了二分頻信號(hào)，故將74LV165的1腳異步并行輸入端PL與雙D觸發(fā)器74LV74的9腳相連，如圖3.7.a所示。 為實(shí)現(xiàn)像素時(shí)鐘周期的分頻和Y信號(hào)的采集，使用雙D觸發(fā)器74LV74。 雙D觸發(fā)器74LV74內(nèi)部由2PCLK和3PCLK兩個(gè)D觸發(fā)器組成，這里用D1、D2來表示。D1的1腳使能控制端CD與OV7660的3腳行同步信號(hào)HREF相連。當(dāng)OV7660發(fā)送一個(gè)HREF時(shí)D1被開啟，D1的5腳輸出端懸空作為高電平，那么D1的6腳和2

36、腳則作為低電平，所以D1的6腳反向輸出端輸出的是低電平。D1的3腳時(shí)鐘輸入端CLK與OV7660的5腳像素同步輸出端PCLK相連，這樣OV7660通過PCLK控制D1的時(shí)鐘輸入。由D觸發(fā)器的性質(zhì)可知，當(dāng)遇到一個(gè)時(shí)鐘的上升沿時(shí)則輸出進(jìn)行相應(yīng)翻轉(zhuǎn)，如圖3.6所示。當(dāng)PCLK有上升沿時(shí)，D1的輸出端（/2PCLK）才進(jìn)行翻轉(zhuǎn)，這樣就實(shí)現(xiàn)了同步信號(hào)的分頻。D2的11腳（CLK）時(shí)鐘輸入端與DSP多通道緩沖串口0的時(shí)鐘接收端BCLKR0相連，使DSP接收數(shù)據(jù)的時(shí)鐘與像素同步時(shí)鐘相同來完成同步功能。 圖3.6 74LV74同步時(shí)序圖 D2的9腳輸出端與74LV165的1腳（PL）異步并行輸入端相連

37、，實(shí)現(xiàn)了DSP數(shù)據(jù)接收與數(shù)據(jù)并/串轉(zhuǎn)換的同步。綜上可得同步電路硬件連接如圖3.7.b所示。 圖3.7.a 并串轉(zhuǎn)換電路的硬件連接圖 圖3.7.b 雙D觸發(fā)器電路的硬件連接圖 3.3 DSP核心板電路模塊設(shè)計(jì) 核心板電路設(shè)計(jì)包括DSP最小系統(tǒng)的設(shè)計(jì)和存儲(chǔ)器的擴(kuò)展設(shè)計(jì)。DSP最小系統(tǒng)是能夠保證DSP正常工作運(yùn)行起來的最小系統(tǒng)。由于DSP片上存儲(chǔ)器資源有限，本設(shè)計(jì)擴(kuò)展了DSP的存儲(chǔ)空間，存儲(chǔ)空間的擴(kuò)展包括程序空間的擴(kuò)展和數(shù)據(jù)空間的擴(kuò)展兩部分。 3.3.1 DSP的最小系統(tǒng) 1. 時(shí)鐘電路設(shè)計(jì) 設(shè)計(jì)中將外部時(shí)鐘源12MHz的石英晶體振蕩器直接輸入DSP X2/CLKIN引腳，

38、X1懸空。外部時(shí)鐘源為12MHz的有源晶振。 芯片內(nèi)部的鎖相環(huán)PLL電路，利用高穩(wěn)定的內(nèi)部鎖相環(huán)鎖定時(shí)鐘振蕩頻率，提高時(shí)鐘信號(hào)的頻率純度，提供穩(wěn)定的振蕩頻率源。同時(shí)，還可以通過控制鎖相環(huán)的倍頻鎖定調(diào)節(jié)時(shí)鐘振蕩器的振蕩頻率。因此，實(shí)際運(yùn)行頻率可以比外部參考時(shí)鐘高，從而也降低了高頻干擾。本設(shè)計(jì)中鎖相環(huán)PLL硬件的配置為CLKMD3, CLKMD2, CLKMD1選取為“100”，即CPU時(shí)鐘由外部時(shí)鐘除以2來獲取。用軟件重新配置CLKMD的值，使CLKMD=97FFh使系統(tǒng)的工作頻率為120MHz。 2. 復(fù)位電路設(shè)計(jì) 復(fù)位操作是一個(gè)非屏蔽的外部中斷，它為DSP提供了硬件初始化。為了保證硬件

39、初始化正確操作，RS必須保證低電平為7個(gè)時(shí)鐘周期以上，這樣才能保證數(shù)據(jù)、地址和控制總線等能夠初始化完成。RS變高后，處理器從FF80h取指令并開始執(zhí)行指令。復(fù)位電路有三種方式，即上電復(fù)位、手動(dòng)復(fù)位和軟件復(fù)位。前兩種是通過硬件電路實(shí)現(xiàn)的復(fù)位，后一種是通過指令方式實(shí)現(xiàn)的復(fù)位。設(shè)計(jì)使用的是手動(dòng)復(fù)位和上電復(fù)位電路對(duì)DSP進(jìn)行復(fù)位，下面詳細(xì)介紹一下該電路的實(shí)際復(fù)位功能。 圖3.8 復(fù)位電路硬件設(shè)計(jì)圖 當(dāng)按鍵不被使用時(shí)，RS和高電位相連，處于非復(fù)位狀態(tài)，這里加入一個(gè)100K的上拉電阻可以保護(hù)DSP不被燒壞，加入4.7uf/16V的濾波電容可以濾除高頻噪聲干擾；當(dāng)按鍵按下時(shí)，RS和低電位相連，DSP

40、處于復(fù)位狀態(tài)，可以保證系統(tǒng)復(fù)位時(shí)間大于7個(gè)時(shí)鐘周期，完成復(fù)位操作過程。 上電復(fù)位時(shí)，由于如圖3.8所示電路中加入了電容器C5,所以根據(jù)電容特性曲線可知，在特性曲線的低電平可以滿足7個(gè)時(shí)鐘周期，實(shí)現(xiàn)復(fù)位功能。 3. JTAG接口電路設(shè)計(jì) JTAG是Joint Test Action Group的簡(jiǎn)稱，又稱JTAG口。它是一符合IEEE Std1149.1邊界掃描邏輯標(biāo)準(zhǔn)的標(biāo)準(zhǔn)接口。它主要用于在硬件上對(duì)DSP進(jìn)行實(shí)時(shí)在線仿真測(cè)試和DSP程序下載，它提供對(duì)所連接設(shè)備的邊界掃描，同時(shí)也可以用來測(cè)試引腳到引腳的連續(xù)性，以及進(jìn)行DSP芯片外圍器件的測(cè)試操作。IEEE 1149.1標(biāo)準(zhǔn)掃描邏輯電路可

41、與訪問片內(nèi)所有資源的內(nèi)部掃描邏輯電路連接，因此DSP能夠使用IEEE 1149.1標(biāo)準(zhǔn)掃描邏輯電路引腳和專用仿真引腳來完成在線仿真[5]。本設(shè)計(jì)中引用雙排的14腳插針的JTAG芯片如圖3.9所示，以完成對(duì)DSP的仿真功能。 圖3.9 JATG的硬件連接圖 4. 其它電路設(shè)計(jì) (a) (b) (c) (d) 圖3.10 其它電路 圖3.10.b中的發(fā)光二極管D2用來顯示電源是否正常工作，電阻R1，3.3K可以保護(hù)二極管不被燒壞。圖3.10.a和3.10.c都用于反

42、映程序運(yùn)行狀態(tài)，只要設(shè)置DSP的XF和DSP的BFSR1 TEST為低電平發(fā)光二極管就可以正常發(fā)光。其中電阻R4和R5，均為2K，保護(hù)二極管不被燒壞。圖3.10.d阻排，RP2，10K*8為上拉電阻，使DSP相應(yīng)引腳為高電平，DSP芯片的某些引腳：沒有用到的中斷引腳、數(shù)據(jù)準(zhǔn)備好輸入引腳READY、保持輸入引腳HOLD、仿真中斷引腳EMUO、仿真中斷引腳EMU I等都需要接上拉電阻。 最小系統(tǒng)設(shè)計(jì)成功的一個(gè)檢驗(yàn)標(biāo)志是，若接上電源和仿真器，如果能夠順利進(jìn)入系統(tǒng)仿真環(huán)境，就表明系統(tǒng)能工作正常。 3.3.2 存儲(chǔ)器擴(kuò)展電路設(shè)計(jì) 由于TMSC5410A只有16K的片上存儲(chǔ)空間，不能滿足圖像圖像處理

43、的要求，因此需要擴(kuò)展存儲(chǔ)空間，存儲(chǔ)空間的擴(kuò)展包括程序空間的擴(kuò)展和數(shù)據(jù)空間的擴(kuò)展。TMSC5410A的程序?qū)ぶ房臻g是64K16bit，數(shù)據(jù)尋址空間是64K16bit，因此它的程序空間和數(shù)據(jù)空間都可以擴(kuò)展到64K字節(jié)。本設(shè)計(jì)選用25AA256芯片即256K-bit串行可電擦除程序存儲(chǔ)器來擴(kuò)展存儲(chǔ)空間。 本設(shè)計(jì)選用的存儲(chǔ)器的容量要比實(shí)際用到的要大，這是為了以后系統(tǒng)擴(kuò)展的需要，以方便以后系統(tǒng)的升級(jí)，在電路設(shè)計(jì)上需要留有一定的余量。Flash ROM是僅僅存放程序代碼，Bootload后它就沒用了。其硬件連接圖如3.11所示。 圖3.11 程序存儲(chǔ)器硬件連接圖 3.4 DSP與PC機(jī)串行通信電

44、路模塊設(shè)計(jì) TMSC5410A是為實(shí)現(xiàn)低功耗、高性能而專門設(shè)計(jì)的定點(diǎn)DSP芯片。在本設(shè)計(jì)中它的通信接口控制能力比較弱，對(duì)于TMSC5410A串行通信的方案是DSP通過擴(kuò)展UART(通用異步收發(fā)器)來進(jìn)行高速串行通信，UART是一個(gè)并行輸入成為串行輸出的芯片。DSP通過UART提供的接口編程，能夠?qū)崿F(xiàn)TMSC5410A與PC機(jī)的串行通信。應(yīng)用MAX3232實(shí)現(xiàn)RS232傳輸協(xié)議的電平要求，選取參考了MAX3232的芯片資料，得到硬件連接圖如3.12所示。 圖3.12 DSP與PC機(jī)串行通信電路設(shè)計(jì)硬件連接方式 4. 軟件設(shè)計(jì)說明 4.1 程序總體框圖 上一章已經(jīng)對(duì)本設(shè)計(jì)中所要用到的

45、硬件進(jìn)行了簡(jiǎn)單的描述，這一章則針對(duì)以上的硬件的選擇來編寫可以完成圖像采集和識(shí)別的軟件程序。其軟件編寫的基本框圖如圖4.1所示。 開 始 系 統(tǒng) 初 始 化 化 OV7660 初 始 化 化 LED燈閃爍，等待中斷 圖4.1 程序總體框圖 根據(jù)分析本課題的硬件的選擇和所要實(shí)現(xiàn)的功能，將軟件的編寫分成三個(gè)部分進(jìn)行，即系統(tǒng)初始化部分、OV7660初始化部分及中斷部分。系統(tǒng)初始化為了設(shè)置DSP的內(nèi)部工作狀態(tài)和DSP外部設(shè)置，OV7660初始化可設(shè)置OV7660為本設(shè)計(jì)需要的圖像傳感器模式，進(jìn)行圖像采集，采用中斷服務(wù)程序?qū)崿F(xiàn)了數(shù)據(jù)的接受和處理。下面對(duì)這三個(gè)部分做詳

46、細(xì)的闡述。 4.2 程序設(shè)計(jì) 4.2.1 系統(tǒng)初始化 系統(tǒng)初始化主要是TMSC5410A的初始化，對(duì)于TMSC5410A的初始化又可分為四部：第一步是將TMSC5410A的工作時(shí)鐘調(diào)到120MHz；第二步是CPU狀態(tài)和控制寄存器的初始化；第三步TMSC5410A的存儲(chǔ)器配置；第四步DSP的外設(shè)初始化。 1. TMSC5410A的時(shí)鐘調(diào)整 TMSC5410A有兩種不同類型的PLL，硬件配置的PLL電路這在硬件部分已介紹過，本設(shè)計(jì)選用軟件配置的PLL電路，軟件編程PLL的特點(diǎn)是有高度的靈活性，它包括一個(gè)用來提供各種時(shí)鐘乘數(shù)因子的時(shí)鐘標(biāo)定器、直接開放和禁止PLL的功能和一個(gè)PLL所存定時(shí)器

47、。TMSC5410A中的內(nèi)部軟件可編程PLL的時(shí)鐘模式為PLL模式且它禁止DIV分頻模式。在軟件編程PLL模式下，通過對(duì)輸入時(shí)鐘信號(hào)（X2/CKI腳）的倍頻以產(chǎn)生CPU時(shí)鐘信號(hào)。其用公式可表示為： （4.1） 從式子中可得，要得到120MHz的CPU時(shí)鐘則乘數(shù)因子應(yīng)為10，而乘數(shù)因子又是由CLKMD時(shí)鐘模式寄存器的幾個(gè)位來確定的，CLKMD框圖[4]如圖4.2所示。 圖4.2 CLKMD框圖 TMSC5410A的CLKMD寄存器的PLLDIV和PLLNDIV設(shè)置為01時(shí)，可得： (4.2) 那么，

48、要想得到乘數(shù)因子為10則PLLMUL必須為9，這樣CLKMD的15~12位應(yīng)該為0X09、1位為1、11位為0，其余位為1，所以CLKMD=0X97FF。 為此，CPU時(shí)鐘被倍頻到120MHz。 2. CPU狀態(tài)和控制寄存器的初始化 根據(jù)設(shè)計(jì)的實(shí)際情況對(duì)所要用到的寄存器進(jìn)行初始化，本設(shè)計(jì)中主要應(yīng)用狀態(tài)寄存器1（ST1），它包含了各種條件與模式的狀態(tài)。ST1狀態(tài)寄存器框圖如圖4.3所示。 圖4.3 狀態(tài)寄存器1(ST1)框圖 設(shè)計(jì)中，使數(shù)據(jù)在被ALU使用之前進(jìn)行符號(hào)擴(kuò)展，對(duì)符號(hào)擴(kuò)展模式SXM（決定是否使用符號(hào)擴(kuò)展）置位；溢出處理不論是由于算術(shù)邏輯單元（ALU）或乘法器的原因?qū)е录臃?/p>

49、器的溢出，在目標(biāo)累加器中都是溢出的。對(duì)溢出模式OVM（當(dāng)溢出產(chǎn)生時(shí)，確定向目標(biāo)累加器中裝入什么值）復(fù)位；相應(yīng)的直接尋址模式使用數(shù)據(jù)頁指針DP。對(duì)編譯模式CPL（CPU指明在相應(yīng)的直接尋找中使用那一個(gè)指針）復(fù)位。 開始時(shí)應(yīng)清除所有中斷標(biāo)志位，對(duì)中斷標(biāo)志寄存器IFR進(jìn)行置位；禁止所有中斷，對(duì)中斷屏蔽寄存器IMR進(jìn)行復(fù)位。 CLKMD = 0x97FF; // 1001_0111_1111_1111 // PLLMUL:9 asm(" SSBX SXM"); //對(duì)SXM置位 asm(" RSBX OVM"); //對(duì)OVM復(fù)位 IFR = 0xff

50、ff; //對(duì)IFR（中斷標(biāo)志寄存器）置位 IMR = 0x0000; //對(duì)IMR（中斷屏蔽寄存器）復(fù)位 3. TMSC5410A的存儲(chǔ)器配置 TMSC5410A內(nèi)部帶有一定數(shù)量的高速物理存儲(chǔ)區(qū)空間，在實(shí)時(shí)性要求很嚴(yán)格的應(yīng)用系統(tǒng)中，本設(shè)計(jì)將程序和數(shù)據(jù)存放在內(nèi)部物理存儲(chǔ)區(qū)中，而且盡可能地將數(shù)據(jù)區(qū)定義在內(nèi)部雙訪問RAM(DARAM)中，TMSC5410ACPU片內(nèi)存儲(chǔ)器的雙存取RAM設(shè)置為總是映射到數(shù)據(jù)空間，程序區(qū)可定義在內(nèi)部單訪問RAM(SARAM)、DARAM或是ROM中，一些查找表或是初始化數(shù)據(jù)也可以放在程序區(qū)中。因?yàn)閷?duì)于程序區(qū)常常只有讀操作，而對(duì)于數(shù)據(jù)區(qū)往往可以同時(shí)存在

51、有讀操作和寫操作，所以數(shù)據(jù)區(qū)盡可能定義在DARAM中。對(duì)片內(nèi)物理存儲(chǔ)器的訪問是通過訪問映射存儲(chǔ)器來實(shí)現(xiàn)的，也就是說，片內(nèi)物理存儲(chǔ)器必須被映射到映射存儲(chǔ)器上才能被訪問。本系統(tǒng)設(shè)計(jì)系統(tǒng)的映射存儲(chǔ)器分為三塊區(qū)域，分別稱為程序區(qū)、數(shù)據(jù)區(qū)和I/O區(qū)。I/O區(qū)是片外資源，訪問空間大小為64K16bit；數(shù)據(jù)區(qū)可以為片上存儲(chǔ)區(qū)映射的，也可以是片外存儲(chǔ)器映射的，或兼而有之，訪問空間大小也是64K16bit，而且，這兩個(gè)區(qū)域常常是不能被擴(kuò)展訪問的；程序區(qū)分為基本程序區(qū)和擴(kuò)展程序區(qū)，顯然是可以被擴(kuò)展的?；境绦騾^(qū)的訪問空間是64K16bit，最大擴(kuò)展訪問空間為8192K16bit。 TMSC5410A提供了16

52、K字ROM，64K字DARAM。映射存儲(chǔ)器的配置受到TMSC5410A外部管腳MP/MC以及PMST（處理器模式狀態(tài)寄存器）的控制，其PMST的框圖[4]如圖4.4所示。 圖4.4 處理器模式狀態(tài)寄存器（PMST）框圖 TMSC5410A硬件復(fù)位成功后，設(shè)置PMST寄存器中的[15~7]IPTR（中斷向量指針：指向中斷向量駐留的包含128個(gè)字的程序頁面）為01，實(shí)現(xiàn)重新定位中斷向量表在程序區(qū)中的位置；設(shè)置MP/MC（微處理器/微處理機(jī)模式：使能或禁止片內(nèi)ROM映射到程序存儲(chǔ)器空間）為0，實(shí)現(xiàn)采用微處理機(jī)模式且允許訪問片內(nèi)ROM；設(shè)置OVLY（RAM重疊：使片內(nèi)雙存取數(shù)據(jù)RAM塊映射

53、到程序空間中）為1，實(shí)現(xiàn)片內(nèi)DARAM、SARAM1映射到程序空間（0X0100~0X7FFF）且使用片內(nèi)SARAM2映射到數(shù)據(jù)空間（0X8000~0XFFFF）；設(shè)置DROM（數(shù)據(jù)ROM）為1，實(shí)現(xiàn)片內(nèi)ROM的一部分可以映射到數(shù)據(jù)空間；其它位均設(shè)置為0，其PMST被設(shè)置為0X00A8。其根據(jù)PMST的設(shè)置存儲(chǔ)器的映射如下圖4.5所示。 圖4.5 TMSC5410A的存儲(chǔ)器映射圖 4. DSP的外設(shè)初始化 為了實(shí)現(xiàn)協(xié)調(diào)TMSC5410A內(nèi)部時(shí)鐘和外部各個(gè)器件的工作時(shí)鐘，設(shè)置軟件等待狀態(tài)寄存器SWWSR為0X7FFF。塊切換控制寄存器BSCR為0X9000，實(shí)現(xiàn)程序塊與數(shù)據(jù)塊之間、數(shù)據(jù)

54、空間各塊之間、程序空間各塊之間的切換等。 TMSC5410A具有三個(gè)多通道緩沖串行口McBSP，即McBSP0、McBSP1、McBSP2。其中，McBSP1和McBSP2設(shè)置為普通I/O口，作為TMSC5410A對(duì)外部器件的控制信號(hào),而McBSP0作為串行口使用。TMSC5410A對(duì)硬件圖像傳感器OV7660的控制、外部程序存儲(chǔ)器的控制都是通過McBSP1口和McBSP2口傳輸?shù)目刂菩畔?，McBSP1口輸出對(duì)圖像傳感器OV7660的控制信息；McBSP2口輸出對(duì)外部程序存儲(chǔ)器的控制信息。 把McBSP1和McBSP2作為普通I/O口則把McBSP1的串口控制寄存器SPCR1和McBSP2

55、的串口控制寄存器SPCR2的各位都設(shè)置為0，這樣，SPCR1的各位被設(shè)置為0后，串口的接收器被廢除，即SPSA1=SPCR11，SPSD1=0X0000；串口的發(fā)送器被廢除，即SPSA1=SPCR21，SPSD1=0X0000。SPCR2的各位被設(shè)置為0后，串口的接收器被廢除，即SPSA2=SPCR12，SPSD2=0X0000；串口的發(fā)送器被廢除，即SPSA2=SPCR22，SPSD2=0X0000。通過引腳控制寄存器PCR來將McBSP引腳配置為輸入或輸出。 綜上所述，系統(tǒng)初始化部分的框圖如圖4.6所示。 開始 時(shí)鐘調(diào)節(jié) CPU狀態(tài)和控制寄存器初始化 DSP存儲(chǔ)器配置 DSP的

56、外設(shè)初始化 結(jié)束 圖4.6 系統(tǒng)初始化框圖 4.2.2 圖像傳感器OV7660初始化 OV7660利用串行攝像控制總線SCCB(Serial Camera Control Bus)接口來對(duì)OV7660完成進(jìn)行有關(guān)設(shè)置和讀取圖像數(shù)據(jù)。 圖4.7 SCCB總線協(xié)議 OV7660的初始化是為了把圖像傳感器設(shè)置成為開始時(shí)復(fù)位所有的寄存器為默認(rèn)值，它工作時(shí)的傳輸速率為30幅/秒，且使能時(shí)鐘加倍，輸出格式為QCIF模式，輸出序列為UYVY形式，帶有對(duì)AGC（自動(dòng)增益控制）、AEC（自動(dòng)曝光控制）及AWB（自動(dòng)白平衡控制）的使能等。本設(shè)計(jì)為了使OV7660達(dá)到以上要求，需要對(duì)OV7660

57、的多個(gè)寄存器進(jìn)行設(shè)置，其具體初始化過程如下：設(shè)置COM7（控制寄存器7）為0X80即COM7[7]（SCCB寄存器設(shè)置位）為1，實(shí)現(xiàn)復(fù)位所有的寄存器為默認(rèn)值；設(shè)置CLKRC（數(shù)據(jù)格式和內(nèi)部時(shí)鐘設(shè)置位）為0X80即CLKRC[7]（數(shù)據(jù)PLL選擇位）為1，實(shí)現(xiàn)使能時(shí)鐘加倍且不分頻，傳輸圖像速率為30幅/秒；設(shè)置COM7（控制寄存器7）為0X08即COM7Error! No bookmark name given.（輸出模式格式位）為1，實(shí)現(xiàn)輸出格式為QCIF模式；設(shè)置TSLB（緩沖線測(cè)試選擇）為0X1C即TSLB[2，3，4]（Bit[3：2]為輸出序列模式位、Bit[4]為UV輸出值）為111

58、，實(shí)現(xiàn)輸出序列為UYVY形式且使用合適的UV值；設(shè)置COM8（控制寄存器8）為0X07即COM8[0，1，2]為111，實(shí)現(xiàn)對(duì)AGC（自動(dòng)增益控制）、AEC（自動(dòng)曝光控制）及AWB（自動(dòng)白平衡控制）的使能。 4.2.3 中斷服務(wù)程序設(shè)計(jì) 本設(shè)計(jì)要使用直接存儲(chǔ)器訪問控制器DMA和數(shù)據(jù)接收寄存器McBSP進(jìn)行對(duì)圖像數(shù)據(jù)的傳送和接收，而且每當(dāng)DMA傳送完一幅圖像數(shù)據(jù)即44幀數(shù)據(jù)后，要向DSP發(fā)出一個(gè)信號(hào)通知DSP，44幀數(shù)據(jù)已經(jīng)傳送完畢，這時(shí)DSP可以對(duì)數(shù)據(jù)進(jìn)行識(shí)別。為了實(shí)現(xiàn)其上述功能，設(shè)計(jì)兩個(gè)中斷服務(wù)程序即INT0中斷服務(wù)程序和DMA5中斷服務(wù)程序。 1. INT0中斷服務(wù)程序設(shè)計(jì) INT

59、0中斷服務(wù)程序主要的功能為每當(dāng)檢測(cè)到一個(gè)幀同步信號(hào)，則先對(duì)DMA和作為多通道緩沖串口的McBSP0進(jìn)行初始化，然后使用DMA進(jìn)行傳輸數(shù)據(jù)，使用McBSP0進(jìn)行數(shù)據(jù)接收。DMA和McBSP0的初始化過程如下： （1） DSP的DMA（直接存儲(chǔ)器訪問控制器）初始化 直接內(nèi)存訪問控制器指在沒有CPU干預(yù)的情況下，直接存儲(chǔ)器訪問（DMA）控制器可以在存儲(chǔ)器映射的各區(qū)域之間直接傳送數(shù)據(jù)。在有CPU操作背景下，DMA允許在內(nèi)部存儲(chǔ)器、內(nèi)部外設(shè)或者外圍器件之間移動(dòng)數(shù)據(jù)。 本設(shè)計(jì)中使用DMA為了實(shí)現(xiàn)DRR10（McBSP0數(shù)據(jù)接收寄存器）其地址為0X0021到片內(nèi)數(shù)據(jù)存儲(chǔ)器之間直接訪問。為實(shí)現(xiàn)這個(gè)功能對(duì)

60、DMA的初始化分為三步，即首先，設(shè)定DMA通道優(yōu)先級(jí)和使能控制寄存器；其次，是確定訪問的源地址和目的地址；最后，設(shè)置傳輸模式控制寄存器。 (a) DMA通道優(yōu)先級(jí)和使能控制寄存器（DMPREC）初始化 DMA通道優(yōu)先級(jí)和使能控制寄存器DMPREC控制著DMA系統(tǒng)全面操作的一些功能，DMPREC位于數(shù)據(jù)空間的0054h地址處，上電初始化時(shí)的值為0000h，其功能包括：每個(gè)DMA通道的使用選擇、復(fù)用中斷的控制、通道優(yōu)先權(quán)的控制等。因此，對(duì)DMA的初始化首先要設(shè)置DMPREC，其DMPREC的結(jié)構(gòu)如圖4.8所示。 圖4.8 DMPREC的結(jié)構(gòu)框圖 根據(jù)本設(shè)計(jì)的要求，為實(shí)現(xiàn)當(dāng)仿真器停止運(yùn)行

61、時(shí)，DMA繼續(xù)工作，因此作為DMPREC控制DMA控制器在仿真時(shí)的行為的第15位FREE設(shè)為1；為實(shí)現(xiàn)每一個(gè)DMA通道都使用自己的重載寄存器，設(shè)置第14位RSVD為1；DMA的所有通道優(yōu)先級(jí)均為低，設(shè)置優(yōu)先級(jí)控制位DPRC為0；DMA的McBSP0、McBSP1、McBSP2、DMA4、DMA5所占用的中斷號(hào)為4、5、6、7、10、11、12、13，設(shè)置中斷復(fù)用控制位INTOSEL為0；初始化是禁止所有的DMA通道，設(shè)置DMA通道使能位DE[5：0]為0。因此，DMPREC設(shè)置為1100000000000000，即DMPREC=0XC000。 (b) 數(shù)據(jù)初始化 本設(shè)計(jì)要求McBSP0數(shù)據(jù)

62、接收寄存器DRR10通過DMA方式訪問片內(nèi)數(shù)據(jù)存儲(chǔ)器，每傳送一幅圖像包含44幀（程序設(shè)定只傳送44幀），每幀數(shù)據(jù)的長(zhǎng)度最大為176，且由McBSP0的接收事件來觸發(fā)DMA傳送。 對(duì)特定的源地址寄存器（McBSP0數(shù)據(jù)接收寄存器）和目的地址寄存器（BLOCK0-ADDR片內(nèi)數(shù)據(jù)寄存器）進(jìn)行存取，要將這些源地址和目的地址分別寫入DMA子尋址寄存器的地址寄存器DMSA中。這樣就引導(dǎo)多路復(fù)用器將DMA子尋址數(shù)據(jù)寄存器DMSDN連接到所期望的物理單元。因此，DMSA=DMSRC5，DMSDN=0X0021是對(duì)源地址的設(shè)置即源地址為0X0021；DMSA=DMDST5，DMSDN=BLICK0-ADDR

63、是對(duì)目的地址的設(shè)置，即目的地址為片內(nèi)數(shù)據(jù)寄存器。 傳輸量的確定需要用到元素計(jì)數(shù)寄存器DMCTR5和DMA同步事件和幀計(jì)數(shù)寄存器DMSFC5兩個(gè)寄存器。實(shí)現(xiàn)每幀傳送176個(gè)像素則用DMCTR5，此計(jì)數(shù)器保持對(duì)DMA傳送已完成的數(shù)量的跟蹤，元素計(jì)數(shù)器初始化時(shí)裝載的數(shù)值是DMA通道元素計(jì)數(shù)寄存器DMCTR5中的16位無符號(hào)數(shù)，它表示需要被傳送的元素?cái)?shù)量，且元素計(jì)數(shù)寄存器初始化時(shí)的數(shù)值必須比所要傳送的元素?cái)?shù)量少1，本設(shè)計(jì)要傳送176個(gè)元素則初始化數(shù)據(jù)為175轉(zhuǎn)化為十六進(jìn)制數(shù)為0X00AF，即DMSA=DMCTR5，DMSDN=0X00AF。 DMA由哪一個(gè)同步事件觸發(fā)及每幅圖像幀數(shù)量的確定由設(shè)置DM

64、A同步事件和幀計(jì)數(shù)寄存器DMSFC5來實(shí)現(xiàn)。DMSFC5的結(jié)構(gòu)如圖4.9所示。 圖4.9 DMSFC5結(jié)構(gòu)框圖 本設(shè)計(jì)中的DMA是由McBSP0的接收事件觸發(fā)的，所以根據(jù)TMS5410A的芯片資料可知，同步事件控制位DSYN設(shè)置為0X0001；幀計(jì)數(shù)位Frame Count為8位字段，它的值也應(yīng)該比期望的幀數(shù)少1。所以，一幅圖像只傳送44幀則該位應(yīng)設(shè)置為43，轉(zhuǎn)化為對(duì)應(yīng)的十六進(jìn)制數(shù)為0X002B。由此可知，DMSA=DMCTR5，DMSDN=0X102B。 (c) 傳輸模式控制寄存器DMMCR5C的初始化 為了實(shí)現(xiàn)傳輸，則應(yīng)初始化傳輸模式控制寄存器DMMCR5，它控制著通道的傳輸模

65、式，其結(jié)構(gòu)圖[5]如圖4.10所示。 圖4.10 傳輸模式控制寄存器DMMCR5結(jié)構(gòu)框圖 本設(shè)計(jì)的設(shè)計(jì)要求DMA禁止自動(dòng)初始化，應(yīng)設(shè)置DMA自動(dòng)初始化模式位AUTOINIT為0；基于IMOD（DMA中斷產(chǎn)生模式位）中斷產(chǎn)生，設(shè)置DMA中斷產(chǎn)生屏蔽位DINM為1；在圖像傳輸完成后中斷，設(shè)置DMA中斷產(chǎn)生模式位IMOD為0；多幀模式，設(shè)置DMA傳輸計(jì)數(shù)器模式控制位CTMOD為0；不改變DMA源地址，設(shè)置DMA源地址傳送變址模式位SIND為000；DMA源地址為數(shù)據(jù)存儲(chǔ)器，設(shè)置源地址空間選擇位DMS為01；DMA操作完成后目的地址加1，設(shè)置DMA目的地址傳送變址模式位DIND為001；DMA

66、目的地址為數(shù)據(jù)存儲(chǔ)器，設(shè)置目的地址空間選擇位DMD為0。即0100000010001101，轉(zhuǎn)化為十六進(jìn)制數(shù)為0X4049。由上可知，DMSA=DMMCR5，DMSDN=0X4049。 以上是本設(shè)計(jì)對(duì)DMA的初始化過程，其DMA初始化框圖如圖4.11所示。 開 始 DMPREC 初始化 數(shù)據(jù)初始化 DMMCR5 初始化 結(jié) 束 圖4.11 DMA初始化框圖 (2) DSP的McBSP0（多通道緩沖串行口0）初始化 本設(shè)計(jì)中把多通道緩沖串行口McBSP0作為串行口使用，來實(shí)現(xiàn)當(dāng)DSP的CPU或DMA控制器從數(shù)據(jù)接收器（DRR[1，2]）中讀取數(shù)據(jù)，或者將要傳送的數(shù)據(jù)寫入數(shù)據(jù)發(fā)送寄存器中（DXR[1，2]）。寫入DXR[1，2]的數(shù)據(jù)通過發(fā)送移位寄存器（XSR[1，2]） 移出到DX引腳上；從DR引腳上接收的數(shù)據(jù)被移入到接收移位寄存器（RSR[1，2]）中，而且被復(fù)制到接收緩沖寄存器（RBR[1，2]）中，然后RBR[1，2]中的數(shù)據(jù)被復(fù)制到DRR[1，2]中，DRR[1，2]可以被CPU或DMA控制器讀取，這樣就允許內(nèi)部和外部的數(shù)據(jù)通信同時(shí)進(jìn)行。 對(duì)McB