[優(yōu)秀畢業(yè)論文]基于DSP圖像采集系統(tǒng)設計

《[優(yōu)秀畢業(yè)論文]基于DSP圖像采集系統(tǒng)設計》由會員分享，可在線閱讀，更多相關《[優(yōu)秀畢業(yè)論文]基于DSP圖像采集系統(tǒng)設計（41頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、第0頁 本科生畢業(yè)設計（論文） 基于DSP圖像采集系統(tǒng)設計 摘 要 本設計的功能是實現(xiàn)實時圖像采集，以數(shù)字處理芯片TMSC5410A為核心器件，以CMOS圖像傳感器OV7660來進行圖像采集。本設計首先描述了系統(tǒng)的整體設計思路，然后分別對系統(tǒng)的硬件部分設計和軟件部分設計進行了詳細地說明。硬件設計包括電源模塊、圖像讀入模塊、DSP核心電路模塊及DSP與PC機串行通信電路模塊。在電源模塊中，需要提供3.3V，5V和1.5V的電源為系統(tǒng)供電；在圖像讀入模塊中，通過SCCB對OV7660完成有關設置，來實現(xiàn)模擬圖像信號到數(shù)字圖像信號的轉變；在DSP核心板電路模塊中，通過對時鐘電路設計

2、、復位電路設計、JTAG接口電路及其它電路的設計完成對DSP最小系統(tǒng)的設計和TMSC5410A存儲器的擴展；在DSP與PC機串行通信電路模塊中，通過UART提供的接口編程，來實現(xiàn)TMSC5410A與PC機的高速串行通信。軟件設計包括系統(tǒng)的初始化、OV7660初始化和中斷服務程序，這幾部分分別可實現(xiàn)系統(tǒng)初始化，主要針對TMSC5410A的初始化，使DSP能夠正常工作； OV7660初始化，啟動圖像采集功能；中斷服務程序設計，實現(xiàn)數(shù)據(jù)的傳送和接收。最終，系統(tǒng)完成了圖像采集系統(tǒng)的硬件設計。 關鍵字:圖像采集;OV7660;TMSC5410A Hardw

3、are Design of Image Capture System based on DSP Abstract The function of this design is to realize real-time image acquisition to digital processing chip for the core device, TMSC5410A OV7660 by CMOS image sensor to image acquisition. This design first described the systems overall design train of

4、 thought, then respectively to the system hardware design and software of design in detail. Hardware design including the power modules, image into modules, DSP core circuit module and DSP and PC serial communication circuit module.In the power modules, the need to provide 3.3 V, 5V and 1.5 V power

5、supply systems, power supply; In the image into modules, through to SCCB OV7660 complete relevant Settings, to simulate the image signal to the digital image signal change; In DSP core board circuit module, through to the clock circuit design, reset circuit design, JTAG interface circuit and other c

6、ircuit design completed the design of DSP smallest system TMSC5410A memory expansion; and In DSP and PC serial communication circuit module, through the interface programming, provide UART TMSC5410A with a PC to realize the high-speed serial communication. The software design including the system in

7、itialization, OV7660 initialization and interrupt service routine, which a few parts can realize system respectively TMSC5410A initialization, mainly in the initialization, make DSP can work normally; OV7660 initialization, start image acquisition function; The interrupt service routine design, real

8、ization data transmitting and receiving. Finally, the system finished image acquisition system hardware design Keywords: Image capture; OV7660; TMSC5410A 目 錄 摘 要 I Abstract II 1. 緒論 1 1.1 選題背景 1 1.2 設計方法和主要研究內容 2 2. 總體設計 4 3. 硬件設計說明 7 3.1 電源模塊設計 7 3.2 圖像讀入模塊的設計 7 3.2.1 圖像傳

9、感器的選用 7 3.2.2 圖像傳感器硬件的連接設計 9 3.2.3 圖像傳感器與DSP接口設計 10 3.3 DSP核心板電路模塊設計 13 3.3.1 DSP的最小系統(tǒng) 13 3.3.2 存儲器擴展電路設計 15 3.4 DSP與PC機串行通信電路模塊設計 16 4. 軟件設計說明 17 4.1 程序總體框圖 17 4.2 程序設計 17 4.2.1 系統(tǒng)初始化 17 4.2.2 圖像傳感器OV7660初始化 21 4.2.3 中斷服務程序設計 22 總結 32 致謝 33 參考文獻 34 1. 緒論 1.1 選題背景 人類獲取外界信息的手段有視覺

10、、聽覺、觸覺、嗅覺、味覺等多種形式，但絕大部分（約80%）是來自視覺所接收的圖像信息。利用計算機或微處理器對圖像信息進行處理，以滿足人的視覺心理和實際應用要求的技術稱為數(shù)字圖像處理技術。隨著信息高速公路、數(shù)字地球等概念的提出以及Internet的廣泛應用，數(shù)字圖像處理科學已經(jīng)成為一門與國計民生緊密聯(lián)系的應用科學，它已為人類帶來了巨大的經(jīng)濟和社會效益。 通常，圖像采集可以分成兩類：一類是靜態(tài)圖像采集，也就是拍攝照片，以得到某個時刻的圖像為目的；另一類是動態(tài)圖像采集，也就是拍攝視頻，以獲得某個時間段的連續(xù)圖像為目的。 靜態(tài)圖像采集可以通過普通的相機拍攝，而后通過掃描把圖像數(shù)據(jù)轉化成數(shù)字信息存儲

11、，而這些年數(shù)碼相機的快速發(fā)展，使得數(shù)碼相機在快速的普及，數(shù)碼相機直接把拍攝的圖片以數(shù)字方式存儲在相機的存儲卡中，用數(shù)碼相機拍攝照片后，可以把存儲卡里的照片直接拷貝、傳輸?shù)诫娔X上，做備份和后期處理。 使用數(shù)碼相機得到圖像數(shù)據(jù)，然后傳輸?shù)诫娔X上處理，這個過程圖像拍攝和圖像處理分析是分離的，使得如果系統(tǒng)需要對圖像的分析結果做實時快速響應，變得不可能。 動態(tài)圖像采集實現(xiàn)方式較多，可以使用現(xiàn)有的攝像機，把攝像的圖像存儲在磁帶上，后期通過磁帶采集設備把存儲在磁帶上的模擬圖像數(shù)據(jù)轉化成數(shù)字圖像數(shù)據(jù)，做后期處理分析?，F(xiàn)在也有可以把攝像圖像，以數(shù)字方式直接存儲在攝像機上的硬盤，或者實時刻錄到攝像機上DVD盤

12、上，然后直接把數(shù)字圖像導出到電腦上處理。這兩種方式的圖像處理分析是非實時的。要想實現(xiàn)實時處理，需要得到實時圖像數(shù)據(jù)，有兩種常見方式：通過直接連接到電腦USB口/1393口的電腦眼；攝像頭+圖像采集卡。 在第一種方式中的電腦眼以CMOS圖像傳感器獲得圖像，目前已經(jīng)能做到分辨率640480每秒30幀的采集速度，可以在電腦上直接存儲，處理，分析圖像。但這種電腦眼通?？梢哉{節(jié)的焦距不是很大，而且由于USB電纜長度的限制，僅僅能把電腦眼布置在電腦附近。 如今，在視頻監(jiān)控，人臉識別、機器人的視覺系統(tǒng)等領域均需要圖像采集部分，而市面上大部分適用于PC系統(tǒng)的圖像采集卡，多半基于PCI插槽或者USB接口方式

13、。當圖像的處理平臺不再是PC，而變成了DSP，32BitMCU或者專用圖像處理芯片，這些系統(tǒng)的多半不再帶有PCI USB接口，故基于這些接口的圖像采集卡不再適用于這些非PC平臺系統(tǒng)。 事實上，這些由DSP或者32位MCU或者專用圖像處理芯片構成的系統(tǒng)便是嵌入式系統(tǒng)。帶有一定的硬件和一些軟件代碼，來實現(xiàn)特定功能的系統(tǒng)---這就是嵌入式系統(tǒng)的基本內涵。 圖像采集是指將模擬世界的真實景象轉化成能被計算機系統(tǒng)處理，進行運算、存儲與分析等操作的數(shù)字化“圖像”的過程。 目前，圖像采集技術發(fā)展迅速，常見的系統(tǒng)實現(xiàn)方式主要有兩種。一種是采用PC機加專業(yè)視頻采集壓縮卡的方法，利用CPU的處理能力和操作系統(tǒng)

14、的結構，以純軟件的方法對采集的視頻信號進行處理和壓縮。但是這種的系統(tǒng)可移動性差，同時采集與處理算法也占用了很多的計算機系統(tǒng)資源，價格比較昂貴。市場上專用的視頻壓縮芯片只能實現(xiàn)一種壓縮算法，靈活性和擴展性較差。另外一種實現(xiàn)方式為采用DSP作為主CPU對圖像進行處理，構成脫機系統(tǒng)。這樣的系統(tǒng)具有設備體積小，應用靈活簡便的特點，受到廣泛關注。目前DSP技術突飛猛進，其本身采用的改進型哈佛結構和具有專用指令集等特點特別適合于運算量巨大的數(shù)字信號處理領域。從20世紀60年代數(shù)字信號處理理論的崛起到80年代數(shù)字信號處理器的產(chǎn)生，數(shù)字信號處理技術的發(fā)展迅猛異常。目前，我國DSP產(chǎn)品主要來自國外，與國外DSP

15、應用開發(fā)的情況相比，我國的差距較大，但隨著近年國內一些專業(yè)DSP用戶的推動下，我國DSP的應用日漸普及。 隨著大規(guī)模集成電路技術的迅速發(fā)展和目前各種設備小型化、智能化的普及，對獨立于PC的實時圖像處理系統(tǒng)的需求不斷增加，使得以上兩種實現(xiàn)方式相比而言，應用DSP實現(xiàn)的圖像采集系統(tǒng)是目前非常被看好的實現(xiàn)方式。一方面系統(tǒng)體積小巧，攜帶方便，價格也相對便宜，易于推廣；另外一方面，系統(tǒng)處理速度快，可現(xiàn)場編程，通用性能較好，而且功能易擴展。這是一個可以解決圖像實時處理的有效手段。 1.2 設計方法和主要研究內容 本設計中硬件部分設計采用模塊化的設計方法，即把整體設計分成四個模塊：電源模塊、圖像讀入模

16、塊、DSP核心板電路模塊及DSP與PC機串行通信電路模塊。并對相應的硬件編寫程序以實現(xiàn)設計所要求的功能。 本設計的主要研究內容包括如下幾個方面：研究基于DSP的圖像采集方案；設計本論文使用的硬件電路，包括電源模塊、硬件讀入模塊、DSP核心板電路模塊及DSP與PC機串行通信電路模塊；編寫軟件實現(xiàn)硬件程序說明。 論文內容的具體安排如下： 論文的第二章總體介紹本設計的結構，主要元器件介紹。第三章詳細介紹本設計的硬件電路設計。包括相關元器件的選擇，電路的設計。第四章編寫程序件以實現(xiàn)硬件部分的說明，包括系統(tǒng)初始化、圖像傳感器OV7660初始化及中斷服務程序。最后是對本設計所作的工作進行總結以及對指

17、導老師的感謝。 2. 總體設計 隨著現(xiàn)代電子技術的快速發(fā)展，數(shù)字圖像采集技術得到了越來越廣泛的應用。例如號碼圖像的采集、人臉圖像的采集等。對于便攜式設備，要求系統(tǒng)體積小，可脫機實時操作。一般的圖像采集系統(tǒng)采用PC機作為核心處理單元，系統(tǒng)可移動性差；應用CCD圖像傳感器和視頻解碼芯片實現(xiàn)的采集系統(tǒng)，設計比較電路復雜；由于DSP芯片具有體積小、處理速度快、使用方便靈活等特點，已被廣泛應用于對處理速度和實時性要求較高的場合。這就使得DSP及其應用程序在科技、國防、國民經(jīng)濟、社會和個人生活中占有特殊地位。因此，開發(fā)應用DSP及其相應軟件是當今科學和社會發(fā)展所需[1]。 DSP是對信號和圖像實現(xiàn)實

18、時處理的一類高性能的CPU。所謂“實時（Real-Time）實現(xiàn)”，是指一個實際的系統(tǒng)能在人們聽覺、視覺或按任務要求所允許的時間范圍內實現(xiàn)對輸入信號的處理并將其輸出。對DSP應用提供實時操作，是DSP的性能和功能日益增加的必然結果，DSP正在從高速數(shù)字引擎轉變?yōu)榫哂兄髁魈幚砥魈匦缘男酒Ｒ虼?，需要設計人員集中精力解決應用問題，而不是重復實施系統(tǒng)級功能。 數(shù)字圖像采集技術是當今半導體電子行業(yè)中發(fā)展比較成熟的技術之一，采集模塊的核心設計是圖像傳感器的選擇，目前廣泛使用的圖像傳感器器件有兩種：電荷藕合器件圖像傳感器（Charge Coupled Device，CCD）和互補性氧化金屬半導體傳感器（

19、Complementary Metal-Oxide Semiconduc -tor，CMOS）。 CMOS在數(shù)字科技中是一種可記錄光線變化的半導體，它主要是硅和鍺這兩種元素所組成，使其在CMOS上共存著N型和P型半導體，這兩個互補效應所產(chǎn)生的半導體電流即可被處理芯片記錄和解讀成圖像。CMOS傳感器的優(yōu)點之一是電源消耗量低，CMOS圖像傳感器將每一像素的電荷轉換成電壓，讀取前便將其放大，利用3.3V的電源即可驅動。具有高度系統(tǒng)整合的條件是它的另外一個優(yōu)勢。理論上，所有圖像傳感器所需的功能，例如垂直位移、水平位移暫存器、時序控制等，都可集成在一顆晶片上，將模數(shù)轉化電路與信號處理器整合在一起，使體

20、積大幅的縮小。 本設計實現(xiàn)實時圖像采集功能，及時完成與計算機的交互通信。本設計由四個模塊組成，即電源模塊和圖像讀入模塊、DSP核心處理模塊、DSP與PC機串行通信電路模塊。 電源模塊為系統(tǒng)提供3.3V、5V及1.5V電壓。 圖像讀入模塊用于采集圖像數(shù)據(jù)然后將其轉化為便于DSP進行處理的串行數(shù)據(jù)，本設計選擇使用的是OmniVision公司生產(chǎn)的OV7660FSG CMOS攝像模組的核心芯片是OV7660 COMS圖像傳感器。OV7660芯片的主要功能模塊包括：圖像傳感器陣列（Image Sensor Array）、時鐘發(fā)生器（Video Timing Generator）、模擬信號處理器（

21、Analog Signal Processor）、A/D轉化器（A/D）、數(shù)字信號處理器(Digital Signal Processor, DSP)、輸出格式控制(Formatter)、數(shù)字射頻攝像口(Video Port)、可選的圖像處理模塊和SCCB總線接口。而且OV7660圖像傳感器和控制電路都集成在一個芯片上，功耗低，讓開發(fā)者設計硬件簡單，使用方便靈活。 DSP核心處理模塊選擇TI公司的TMS320C5410A DSP芯片，屬于TMS320C54x系列，是為實現(xiàn)低功耗、高性能而專門設計的定點DSP芯片，其主要特點包括： （1）運算速度快。運算速度為處理速度在80MIPS~400M

22、IPS。 （2）優(yōu)化的CPU結構。內部有1個40位的算術邏輯單元，2個40位的累加器，2個40位加法器，1個1717的乘法器和1個40位的桶形移位器。有4條內部總線和2個地址產(chǎn)生器。此外，內部還集成了維特比加速器，用于提高維特比譯碼器的速度。先進的DSP結構可高效地實現(xiàn)無線系統(tǒng)中的各種功能。 （3）低功耗方式。TMS320C54x DSP核可以在3.3V，2.5V，1.8V甚至1.2V的低電壓下工作，三個低功耗方式（IDLE1、IDLE2和IDLE3）可以節(jié)省DSP的功耗，TMS320C54x特別適合于無線移動設備。 （4）智能外設。除了標準的串行口和時分復用（TDM）串行口外，還提供了

23、自動緩沖串行口BSP（Buffered Serial Port）、多通道緩沖串口McBSP（Multi-channel BSP）和與外部處理器通信的HPI（Host Port Interface）接口。BSP可提供數(shù)據(jù)緩沖的讀寫能力，從而可以降低處理器的額外開銷，指令周期為20ns是，BSP的最大數(shù)據(jù)吞吐量為50Mb/s，即使在IDLE方式下，BSP也可以全速工作。McBSP可與128個通道進行收發(fā)通信。HPI可以與外部標準的微處理器直接接口。 DSP與PC機串行通信電路模塊是DSP通信功能的擴展。使用RS232傳輸協(xié)議，通過UART提供的接口編程，實現(xiàn)TMS320VC5410A與PC機的高

24、速串行通信。 如圖2.1所示，為本設計的結構框圖。 圖2.1 圖像采集系統(tǒng)硬件設計結構框圖 3. 硬件設計說明 3.1 電源模塊設計 由于本設計中各個器件所需電源不同，故需提供不同的電源為其供電。圖像采集器件需要2.5V和3.3V的電源為其供電；并/串轉換器、雙D觸發(fā)器需要3.3V電源為其供電； DSP芯片則需要1.5V和3.3V兩個電源為其供電。為保證器件能夠正常而穩(wěn)定的工作，這里選用AS1117-3.3、AS1117-2.5和TPS77615作為電源。AS1117-3.3可穩(wěn)定輸出3.3V直流電壓，AS1117-2.5可穩(wěn)定輸出2.5V直流電壓，TPS77615則可穩(wěn)定輸

25、出1.5V直流電壓，這樣保證了系統(tǒng)的正常工作，根據(jù)相應芯片的資料，其電源硬件連接圖如圖3.1所示。 圖3.1 電源硬件連接圖 3.2 圖像讀入模塊的設計 3.2.1 圖像傳感器的選用 圖像傳感器是該系統(tǒng)的關鍵部分，作用是讀入二維圖像，其成像質量的好壞直接影響整個系統(tǒng)的性能。一般常用的圖像傳感器有兩種，一種是CCD，另一種是CMOS。 CCD使用一種高感光度的半導體材料制成，由許多感光單位組成，通常以百萬像素為單位，當CCD表面受到光線照射時，每個感光單位會將電荷反映在組件上，所有的感光單位所產(chǎn)生的信號加在一起，就構成了一幅完整的畫面，它能把光線轉變成電荷，輸出為模擬信號，需要專用

26、的解碼芯片使之與標準工藝兼容。CCD的優(yōu)勢在于成像質量好，但是由于制造工藝復雜，只有少數(shù)的廠商能夠掌握，所以導致制造成本居高不下，特別是大型CCD，價格非常高昂。 CMOS圖像傳感器采用CMOS工藝，可利用現(xiàn)有的半導體設備，且品質可隨著半導體技術的提升而進步。CMOS傳感器的優(yōu)點之一是電源消耗量比CCD低，CCD為提供優(yōu)異的圖像品質，付出的代價即是較高的電源消耗量，為使電荷傳輸順暢，噪聲降低，需由高壓差改善傳輸效果，而CMOS圖像傳感器將每一像素的電荷轉換成電壓，讀取前便將其放大，利用3.3V的電源即可驅動，電源消耗量比CCD低。它的另外一個優(yōu)勢具有高度系統(tǒng)整合的條件。理論上，所有圖像傳感器

27、所需的功能，例如垂直位移、水平位移暫存器、時序控制等，都可集成在一顆晶片上，將模數(shù)轉化電路與信號處理器整合在一起，使體積大幅縮小。本系統(tǒng)選擇使用的OmniVision公司生產(chǎn)的OV7660FSG COMS攝像模組的核心芯片是OV7660 COMS圖像傳感器[2]。OV7660是單芯片COMS圖像傳感器，在單個芯片中高度集成了全部攝像功能。它采用了一個640480的感光陣列，能夠在該分辨率下以高達 30 幀/秒的速度捕捉圖像，獨有的傳感器技術采用了先進的算法來消除固定圖案噪音（Fixed Picture Noise）且大大地減少拖尾和閃爍[3]。 圖3.2 CMOS圖像傳感器連接示意圖

28、 3.2.2 圖像傳感器硬件的連接設計 OV7660為二十引腳圖像傳感器，如圖3.2所示，有兩個電源和兩個接地端。這是兩套供電電源：1腳（GND）和6腳（VDD）為模擬電源，可以輸入電壓范圍在2.45V~2.8V，這里選用2.5V模擬電源為其供電；7腳（DOVDD）和15腳（GND）為數(shù)字電源，可以輸入電壓范圍在2.25V~3.6V，這里選用3.3V數(shù)字電源為其供電。因此6腳VDD與電源AS1117-2.5的輸出端2.5V OUT相連， 7腳DOVDD與電源AS1117-3.3的輸出端3.3V OUT相連，1腳和15腳與地相連，保證器件的正常工作。 OV7660利用SCCB(Serial

29、 Camera Control Bus)接口來對OV7660完成進行有關設置和圖像數(shù)據(jù)的讀取。本設計中DSP通過作為普通I/O口的多通道緩沖串口McBSP1，向OV7660提供控制信號。DSP多通道緩沖串口1的數(shù)據(jù)發(fā)送端BDX1與OV7660的10腳SCCB串行時鐘輸入端SIO-C相連接，DSP多通道緩沖串口1的發(fā)送幀同步端BFSX1 與OV76608腳SCCB串行數(shù)據(jù)輸入端SIO-D相連，并需要接一個上拉電阻1K（阻值的選取參見OV公司提供的芯片資料）。OV7660的4腳（PWDN）電壓降模式端，與DSP多通道緩沖串口1的發(fā)送時鐘端BCLKX1相連，控制OV7660的省電模式。20腳芯片復位

30、端RESET，與DSP多通道緩沖串口1的接收時鐘端BLCKR1相連，控制OV7660的復位。 OV7660選擇24MHz的時鐘晶體振蕩器作為工作時鐘。 圖3.3 OV7660的時序圖 OV7660提供標準的視頻定時信號：VSYNC幀同步信號、HREF行同步信號、PCLK像素同步信號和Y<7:0>8位數(shù)據(jù)線。一幅圖像的輸出首先來一個幀同步信號(VSYNC),接下來輸出行同步信號（HREF),在行同步信號有效期間(高電平有效)，每來一個像素時鐘(PCLK)，就輸出一個像素的數(shù)據(jù)（Y<7:0>），如圖3.3所示。所以，可以用幀同步信號來觸發(fā)DSP的外部中斷0，觸發(fā)DSP準備接收數(shù)據(jù)，即3腳

31、（VSYNC）幀同步信號輸出端與DSP的INT0（外部中斷0）相連。 綜上可得到，圖像傳感器OV7660硬件連接，如圖3.4所示。 圖3.4 OV7660的硬件連接圖 3.2.3 圖像傳感器與DSP接口設計 圖3.5 圖像行內輸出時序 圖3.5為行內圖像的輸出時序。其中，PCLK為像素同步信號，HREF為行同步信號，D[7..0] 為并行圖像數(shù)據(jù)。一個HREF（高電平有效）內輸出一行數(shù)據(jù)，一個周期PCLK內輸出一個8位并行圖像數(shù)據(jù)，其中每行按YUV 4:2:2輸出，各個像素數(shù)據(jù)D[7..0]的排列方式為：UYVY…。圖像輸出速度計算如下式。 OV7660的主時鐘：

32、 （3.1） 圖像輸出速度計算如下式，像素同步信號的頻率為外界晶振的一半： （3.2） 圖像的輸出頻率為： （3.3） 即圖像采集速度為15幅/秒，滿足圖像實時采集的要求。 PCLK的時鐘頻率是12MHz，每個像素時鐘周期為： （3.4） DSP的接口設計的方案是TMSC5410A利用中斷觸發(fā)DSP多通道緩沖串口0（McBSP0）接收來自OV7660的圖像數(shù)據(jù)，應先

33、將并行數(shù)據(jù)轉化為串行數(shù)據(jù)。使用74LV165可以完成此項功能。 74LV165的工作過程是每到工作時鐘（BCLKR0）上升沿將轉化出一位串行數(shù)據(jù)，那么，八位數(shù)據(jù)就需要八個工作時鐘，設計74LV165的工作時鐘由DSP的多通道緩沖串口0（BCLKR0）提供，其大小應為像素時鐘周期的2倍： （3.5） （3.6） 此值由軟件設計時設定，這樣設計可以實現(xiàn)數(shù)據(jù)采集和數(shù)據(jù)的并/串轉換同步。 74LV165為16腳的串/并轉化器件，需要3.3V電源供電，所以16腳與AS1117-3.3輸出端3

34、.3VOUT相連，8腳、10腳均接地。74LV165的15腳時鐘允許輸入端CE為低電平時， 2腳時鐘控制輸入端CLK1才有效。為使CLK1時鐘總是有效，將15腳與地相連。時鐘輸入端CLK1與DSP多通道緩沖串口0的接收時鐘端BCLKR0相連，使DSP通過BCLKR0來為74LV165提供時鐘信號。要把采集到的并行數(shù)字圖像信號送入74LV165中進行處理，需將74LV165的數(shù)據(jù)輸入端P<0:7>11腳、12腳、13腳、14腳、3腳、4腳、5腳、6腳與OV7660的數(shù)據(jù)輸出端Y<0:7>11腳、12腳、13腳、14腳、16腳、17腳、18腳、19腳相連。74LV165的9腳數(shù)據(jù)輸出端MISO輸出

35、的就是串行的數(shù)字圖像信號，該信號就是DSP進行數(shù)據(jù)處理時所需的圖像信號，所以將它與DSP多通道緩沖串口0的數(shù)據(jù)接收端BDR0相連。為完成了器件間的同步，需引入了二分頻信號，故將74LV165的1腳異步并行輸入端PL與雙D觸發(fā)器74LV74的9腳相連，如圖3.7.a所示。 為實現(xiàn)像素時鐘周期的分頻和Y信號的采集，使用雙D觸發(fā)器74LV74。 雙D觸發(fā)器74LV74內部由2PCLK和3PCLK兩個D觸發(fā)器組成，這里用D1、D2來表示。D1的1腳使能控制端CD與OV7660的3腳行同步信號HREF相連。當OV7660發(fā)送一個HREF時D1被開啟，D1的5腳輸出端懸空作為高電平，那么D1的6腳和2

36、腳則作為低電平，所以D1的6腳反向輸出端輸出的是低電平。D1的3腳時鐘輸入端CLK與OV7660的5腳像素同步輸出端PCLK相連，這樣OV7660通過PCLK控制D1的時鐘輸入。由D觸發(fā)器的性質可知，當遇到一個時鐘的上升沿時則輸出進行相應翻轉，如圖3.6所示。當PCLK有上升沿時，D1的輸出端（/2PCLK）才進行翻轉，這樣就實現(xiàn)了同步信號的分頻。D2的11腳（CLK）時鐘輸入端與DSP多通道緩沖串口0的時鐘接收端BCLKR0相連，使DSP接收數(shù)據(jù)的時鐘與像素同步時鐘相同來完成同步功能。 圖3.6 74LV74同步時序圖 D2的9腳輸出端與74LV165的1腳（PL）異步并行輸入端相連

37、，實現(xiàn)了DSP數(shù)據(jù)接收與數(shù)據(jù)并/串轉換的同步。綜上可得同步電路硬件連接如圖3.7.b所示。 圖3.7.a 并串轉換電路的硬件連接圖 圖3.7.b 雙D觸發(fā)器電路的硬件連接圖 3.3 DSP核心板電路模塊設計 核心板電路設計包括DSP最小系統(tǒng)的設計和存儲器的擴展設計。DSP最小系統(tǒng)是能夠保證DSP正常工作運行起來的最小系統(tǒng)。由于DSP片上存儲器資源有限，本設計擴展了DSP的存儲空間，存儲空間的擴展包括程序空間的擴展和數(shù)據(jù)空間的擴展兩部分。 3.3.1 DSP的最小系統(tǒng) 1. 時鐘電路設計 設計中將外部時鐘源12MHz的石英晶體振蕩器直接輸入DSP X2/CLKIN引腳，

38、X1懸空。外部時鐘源為12MHz的有源晶振。 芯片內部的鎖相環(huán)PLL電路，利用高穩(wěn)定的內部鎖相環(huán)鎖定時鐘振蕩頻率，提高時鐘信號的頻率純度，提供穩(wěn)定的振蕩頻率源。同時，還可以通過控制鎖相環(huán)的倍頻鎖定調節(jié)時鐘振蕩器的振蕩頻率。因此，實際運行頻率可以比外部參考時鐘高，從而也降低了高頻干擾。本設計中鎖相環(huán)PLL硬件的配置為CLKMD3, CLKMD2, CLKMD1選取為“100”，即CPU時鐘由外部時鐘除以2來獲取。用軟件重新配置CLKMD的值，使CLKMD=97FFh使系統(tǒng)的工作頻率為120MHz。 2. 復位電路設計 復位操作是一個非屏蔽的外部中斷，它為DSP提供了硬件初始化。為了保證硬件

39、初始化正確操作，RS必須保證低電平為7個時鐘周期以上，這樣才能保證數(shù)據(jù)、地址和控制總線等能夠初始化完成。RS變高后，處理器從FF80h取指令并開始執(zhí)行指令。復位電路有三種方式，即上電復位、手動復位和軟件復位。前兩種是通過硬件電路實現(xiàn)的復位，后一種是通過指令方式實現(xiàn)的復位。設計使用的是手動復位和上電復位電路對DSP進行復位，下面詳細介紹一下該電路的實際復位功能。 圖3.8 復位電路硬件設計圖 當按鍵不被使用時，RS和高電位相連，處于非復位狀態(tài)，這里加入一個100K的上拉電阻可以保護DSP不被燒壞，加入4.7uf/16V的濾波電容可以濾除高頻噪聲干擾；當按鍵按下時，RS和低電位相連，DSP

40、處于復位狀態(tài)，可以保證系統(tǒng)復位時間大于7個時鐘周期，完成復位操作過程。 上電復位時，由于如圖3.8所示電路中加入了電容器C5,所以根據(jù)電容特性曲線可知，在特性曲線的低電平可以滿足7個時鐘周期，實現(xiàn)復位功能。 3. JTAG接口電路設計 JTAG是Joint Test Action Group的簡稱，又稱JTAG口。它是一符合IEEE Std1149.1邊界掃描邏輯標準的標準接口。它主要用于在硬件上對DSP進行實時在線仿真測試和DSP程序下載，它提供對所連接設備的邊界掃描，同時也可以用來測試引腳到引腳的連續(xù)性，以及進行DSP芯片外圍器件的測試操作。IEEE 1149.1標準掃描邏輯電路可

41、與訪問片內所有資源的內部掃描邏輯電路連接，因此DSP能夠使用IEEE 1149.1標準掃描邏輯電路引腳和專用仿真引腳來完成在線仿真[5]。本設計中引用雙排的14腳插針的JTAG芯片如圖3.9所示，以完成對DSP的仿真功能。 圖3.9 JATG的硬件連接圖 4. 其它電路設計 (a) (b) (c) (d) 圖3.10 其它電路 圖3.10.b中的發(fā)光二極管D2用來顯示電源是否正常工作，電阻R1，3.3K可以保護二極管不被燒壞。圖3.10.a和3.10.c都用于反

42、映程序運行狀態(tài)，只要設置DSP的XF和DSP的BFSR1 TEST為低電平發(fā)光二極管就可以正常發(fā)光。其中電阻R4和R5，均為2K，保護二極管不被燒壞。圖3.10.d阻排，RP2，10K*8為上拉電阻，使DSP相應引腳為高電平，DSP芯片的某些引腳：沒有用到的中斷引腳、數(shù)據(jù)準備好輸入引腳READY、保持輸入引腳HOLD、仿真中斷引腳EMUO、仿真中斷引腳EMU I等都需要接上拉電阻。 最小系統(tǒng)設計成功的一個檢驗標志是，若接上電源和仿真器，如果能夠順利進入系統(tǒng)仿真環(huán)境，就表明系統(tǒng)能工作正常。 3.3.2 存儲器擴展電路設計 由于TMSC5410A只有16K的片上存儲空間，不能滿足圖像圖像處理

43、的要求，因此需要擴展存儲空間，存儲空間的擴展包括程序空間的擴展和數(shù)據(jù)空間的擴展。TMSC5410A的程序尋址空間是64K16bit，數(shù)據(jù)尋址空間是64K16bit，因此它的程序空間和數(shù)據(jù)空間都可以擴展到64K字節(jié)。本設計選用25AA256芯片即256K-bit串行可電擦除程序存儲器來擴展存儲空間。 本設計選用的存儲器的容量要比實際用到的要大，這是為了以后系統(tǒng)擴展的需要，以方便以后系統(tǒng)的升級，在電路設計上需要留有一定的余量。Flash ROM是僅僅存放程序代碼，Bootload后它就沒用了。其硬件連接圖如3.11所示。 圖3.11 程序存儲器硬件連接圖 3.4 DSP與PC機串行通信電

44、路模塊設計 TMSC5410A是為實現(xiàn)低功耗、高性能而專門設計的定點DSP芯片。在本設計中它的通信接口控制能力比較弱，對于TMSC5410A串行通信的方案是DSP通過擴展UART(通用異步收發(fā)器)來進行高速串行通信，UART是一個并行輸入成為串行輸出的芯片。DSP通過UART提供的接口編程，能夠實現(xiàn)TMSC5410A與PC機的串行通信。應用MAX3232實現(xiàn)RS232傳輸協(xié)議的電平要求，選取參考了MAX3232的芯片資料，得到硬件連接圖如3.12所示。 圖3.12 DSP與PC機串行通信電路設計硬件連接方式 4. 軟件設計說明 4.1 程序總體框圖 上一章已經(jīng)對本設計中所要用到的

45、硬件進行了簡單的描述，這一章則針對以上的硬件的選擇來編寫可以完成圖像采集和識別的軟件程序。其軟件編寫的基本框圖如圖4.1所示。 開 始 系 統(tǒng) 初 始 化 化 OV7660 初 始 化 化 LED燈閃爍，等待中斷 圖4.1 程序總體框圖 根據(jù)分析本課題的硬件的選擇和所要實現(xiàn)的功能，將軟件的編寫分成三個部分進行，即系統(tǒng)初始化部分、OV7660初始化部分及中斷部分。系統(tǒng)初始化為了設置DSP的內部工作狀態(tài)和DSP外部設置，OV7660初始化可設置OV7660為本設計需要的圖像傳感器模式，進行圖像采集，采用中斷服務程序實現(xiàn)了數(shù)據(jù)的接受和處理。下面對這三個部分做詳

46、細的闡述。 4.2 程序設計 4.2.1 系統(tǒng)初始化 系統(tǒng)初始化主要是TMSC5410A的初始化，對于TMSC5410A的初始化又可分為四部：第一步是將TMSC5410A的工作時鐘調到120MHz；第二步是CPU狀態(tài)和控制寄存器的初始化；第三步TMSC5410A的存儲器配置；第四步DSP的外設初始化。 1. TMSC5410A的時鐘調整 TMSC5410A有兩種不同類型的PLL，硬件配置的PLL電路這在硬件部分已介紹過，本設計選用軟件配置的PLL電路，軟件編程PLL的特點是有高度的靈活性，它包括一個用來提供各種時鐘乘數(shù)因子的時鐘標定器、直接開放和禁止PLL的功能和一個PLL所存定時器

47、。TMSC5410A中的內部軟件可編程PLL的時鐘模式為PLL模式且它禁止DIV分頻模式。在軟件編程PLL模式下，通過對輸入時鐘信號（X2/CKI腳）的倍頻以產(chǎn)生CPU時鐘信號。其用公式可表示為： （4.1） 從式子中可得，要得到120MHz的CPU時鐘則乘數(shù)因子應為10，而乘數(shù)因子又是由CLKMD時鐘模式寄存器的幾個位來確定的，CLKMD框圖[4]如圖4.2所示。 圖4.2 CLKMD框圖 TMSC5410A的CLKMD寄存器的PLLDIV和PLLNDIV設置為01時，可得： (4.2) 那么，

48、要想得到乘數(shù)因子為10則PLLMUL必須為9，這樣CLKMD的15~12位應該為0X09、1位為1、11位為0，其余位為1，所以CLKMD=0X97FF。 為此，CPU時鐘被倍頻到120MHz。 2. CPU狀態(tài)和控制寄存器的初始化 根據(jù)設計的實際情況對所要用到的寄存器進行初始化，本設計中主要應用狀態(tài)寄存器1（ST1），它包含了各種條件與模式的狀態(tài)。ST1狀態(tài)寄存器框圖如圖4.3所示。 圖4.3 狀態(tài)寄存器1(ST1)框圖 設計中，使數(shù)據(jù)在被ALU使用之前進行符號擴展，對符號擴展模式SXM（決定是否使用符號擴展）置位；溢出處理不論是由于算術邏輯單元（ALU）或乘法器的原因導致加法

49、器的溢出，在目標累加器中都是溢出的。對溢出模式OVM（當溢出產(chǎn)生時，確定向目標累加器中裝入什么值）復位；相應的直接尋址模式使用數(shù)據(jù)頁指針DP。對編譯模式CPL（CPU指明在相應的直接尋找中使用那一個指針）復位。 開始時應清除所有中斷標志位，對中斷標志寄存器IFR進行置位；禁止所有中斷，對中斷屏蔽寄存器IMR進行復位。 CLKMD = 0x97FF; // 1001_0111_1111_1111 // PLLMUL:9 asm(" SSBX SXM"); //對SXM置位 asm(" RSBX OVM"); //對OVM復位 IFR = 0xff

50、ff; //對IFR（中斷標志寄存器）置位 IMR = 0x0000; //對IMR（中斷屏蔽寄存器）復位 3. TMSC5410A的存儲器配置 TMSC5410A內部帶有一定數(shù)量的高速物理存儲區(qū)空間，在實時性要求很嚴格的應用系統(tǒng)中，本設計將程序和數(shù)據(jù)存放在內部物理存儲區(qū)中，而且盡可能地將數(shù)據(jù)區(qū)定義在內部雙訪問RAM(DARAM)中，TMSC5410ACPU片內存儲器的雙存取RAM設置為總是映射到數(shù)據(jù)空間，程序區(qū)可定義在內部單訪問RAM(SARAM)、DARAM或是ROM中，一些查找表或是初始化數(shù)據(jù)也可以放在程序區(qū)中。因為對于程序區(qū)常常只有讀操作，而對于數(shù)據(jù)區(qū)往往可以同時存在

51、有讀操作和寫操作，所以數(shù)據(jù)區(qū)盡可能定義在DARAM中。對片內物理存儲器的訪問是通過訪問映射存儲器來實現(xiàn)的，也就是說，片內物理存儲器必須被映射到映射存儲器上才能被訪問。本系統(tǒng)設計系統(tǒng)的映射存儲器分為三塊區(qū)域，分別稱為程序區(qū)、數(shù)據(jù)區(qū)和I/O區(qū)。I/O區(qū)是片外資源，訪問空間大小為64K16bit；數(shù)據(jù)區(qū)可以為片上存儲區(qū)映射的，也可以是片外存儲器映射的，或兼而有之，訪問空間大小也是64K16bit，而且，這兩個區(qū)域常常是不能被擴展訪問的；程序區(qū)分為基本程序區(qū)和擴展程序區(qū)，顯然是可以被擴展的?；境绦騾^(qū)的訪問空間是64K16bit，最大擴展訪問空間為8192K16bit。 TMSC5410A提供了16

52、K字ROM，64K字DARAM。映射存儲器的配置受到TMSC5410A外部管腳MP/MC以及PMST（處理器模式狀態(tài)寄存器）的控制，其PMST的框圖[4]如圖4.4所示。 圖4.4 處理器模式狀態(tài)寄存器（PMST）框圖 TMSC5410A硬件復位成功后，設置PMST寄存器中的[15~7]IPTR（中斷向量指針：指向中斷向量駐留的包含128個字的程序頁面）為01，實現(xiàn)重新定位中斷向量表在程序區(qū)中的位置；設置MP/MC（微處理器/微處理機模式：使能或禁止片內ROM映射到程序存儲器空間）為0，實現(xiàn)采用微處理機模式且允許訪問片內ROM；設置OVLY（RAM重疊：使片內雙存取數(shù)據(jù)RAM塊映射

53、到程序空間中）為1，實現(xiàn)片內DARAM、SARAM1映射到程序空間（0X0100~0X7FFF）且使用片內SARAM2映射到數(shù)據(jù)空間（0X8000~0XFFFF）；設置DROM（數(shù)據(jù)ROM）為1，實現(xiàn)片內ROM的一部分可以映射到數(shù)據(jù)空間；其它位均設置為0，其PMST被設置為0X00A8。其根據(jù)PMST的設置存儲器的映射如下圖4.5所示。 圖4.5 TMSC5410A的存儲器映射圖 4. DSP的外設初始化 為了實現(xiàn)協(xié)調TMSC5410A內部時鐘和外部各個器件的工作時鐘，設置軟件等待狀態(tài)寄存器SWWSR為0X7FFF。塊切換控制寄存器BSCR為0X9000，實現(xiàn)程序塊與數(shù)據(jù)塊之間、數(shù)據(jù)

54、空間各塊之間、程序空間各塊之間的切換等。 TMSC5410A具有三個多通道緩沖串行口McBSP，即McBSP0、McBSP1、McBSP2。其中，McBSP1和McBSP2設置為普通I/O口，作為TMSC5410A對外部器件的控制信號,而McBSP0作為串行口使用。TMSC5410A對硬件圖像傳感器OV7660的控制、外部程序存儲器的控制都是通過McBSP1口和McBSP2口傳輸?shù)目刂菩畔ⅲ琈cBSP1口輸出對圖像傳感器OV7660的控制信息；McBSP2口輸出對外部程序存儲器的控制信息。 把McBSP1和McBSP2作為普通I/O口則把McBSP1的串口控制寄存器SPCR1和McBSP2

55、的串口控制寄存器SPCR2的各位都設置為0，這樣，SPCR1的各位被設置為0后，串口的接收器被廢除，即SPSA1=SPCR11，SPSD1=0X0000；串口的發(fā)送器被廢除，即SPSA1=SPCR21，SPSD1=0X0000。SPCR2的各位被設置為0后，串口的接收器被廢除，即SPSA2=SPCR12，SPSD2=0X0000；串口的發(fā)送器被廢除，即SPSA2=SPCR22，SPSD2=0X0000。通過引腳控制寄存器PCR來將McBSP引腳配置為輸入或輸出。 綜上所述，系統(tǒng)初始化部分的框圖如圖4.6所示。 開始 時鐘調節(jié) CPU狀態(tài)和控制寄存器初始化 DSP存儲器配置 DSP的

56、外設初始化 結束 圖4.6 系統(tǒng)初始化框圖 4.2.2 圖像傳感器OV7660初始化 OV7660利用串行攝像控制總線SCCB(Serial Camera Control Bus)接口來對OV7660完成進行有關設置和讀取圖像數(shù)據(jù)。 圖4.7 SCCB總線協(xié)議 OV7660的初始化是為了把圖像傳感器設置成為開始時復位所有的寄存器為默認值，它工作時的傳輸速率為30幅/秒，且使能時鐘加倍，輸出格式為QCIF模式，輸出序列為UYVY形式，帶有對AGC（自動增益控制）、AEC（自動曝光控制）及AWB（自動白平衡控制）的使能等。本設計為了使OV7660達到以上要求，需要對OV7660

57、的多個寄存器進行設置，其具體初始化過程如下：設置COM7（控制寄存器7）為0X80即COM7[7]（SCCB寄存器設置位）為1，實現(xiàn)復位所有的寄存器為默認值；設置CLKRC（數(shù)據(jù)格式和內部時鐘設置位）為0X80即CLKRC[7]（數(shù)據(jù)PLL選擇位）為1，實現(xiàn)使能時鐘加倍且不分頻，傳輸圖像速率為30幅/秒；設置COM7（控制寄存器7）為0X08即COM7Error! No bookmark name given.（輸出模式格式位）為1，實現(xiàn)輸出格式為QCIF模式；設置TSLB（緩沖線測試選擇）為0X1C即TSLB[2，3，4]（Bit[3：2]為輸出序列模式位、Bit[4]為UV輸出值）為111

58、，實現(xiàn)輸出序列為UYVY形式且使用合適的UV值；設置COM8（控制寄存器8）為0X07即COM8[0，1，2]為111，實現(xiàn)對AGC（自動增益控制）、AEC（自動曝光控制）及AWB（自動白平衡控制）的使能。 4.2.3 中斷服務程序設計 本設計要使用直接存儲器訪問控制器DMA和數(shù)據(jù)接收寄存器McBSP進行對圖像數(shù)據(jù)的傳送和接收，而且每當DMA傳送完一幅圖像數(shù)據(jù)即44幀數(shù)據(jù)后，要向DSP發(fā)出一個信號通知DSP，44幀數(shù)據(jù)已經(jīng)傳送完畢，這時DSP可以對數(shù)據(jù)進行識別。為了實現(xiàn)其上述功能，設計兩個中斷服務程序即INT0中斷服務程序和DMA5中斷服務程序。 1. INT0中斷服務程序設計 INT

59、0中斷服務程序主要的功能為每當檢測到一個幀同步信號，則先對DMA和作為多通道緩沖串口的McBSP0進行初始化，然后使用DMA進行傳輸數(shù)據(jù)，使用McBSP0進行數(shù)據(jù)接收。DMA和McBSP0的初始化過程如下： （1） DSP的DMA（直接存儲器訪問控制器）初始化 直接內存訪問控制器指在沒有CPU干預的情況下，直接存儲器訪問（DMA）控制器可以在存儲器映射的各區(qū)域之間直接傳送數(shù)據(jù)。在有CPU操作背景下，DMA允許在內部存儲器、內部外設或者外圍器件之間移動數(shù)據(jù)。 本設計中使用DMA為了實現(xiàn)DRR10（McBSP0數(shù)據(jù)接收寄存器）其地址為0X0021到片內數(shù)據(jù)存儲器之間直接訪問。為實現(xiàn)這個功能對

60、DMA的初始化分為三步，即首先，設定DMA通道優(yōu)先級和使能控制寄存器；其次，是確定訪問的源地址和目的地址；最后，設置傳輸模式控制寄存器。 (a) DMA通道優(yōu)先級和使能控制寄存器（DMPREC）初始化 DMA通道優(yōu)先級和使能控制寄存器DMPREC控制著DMA系統(tǒng)全面操作的一些功能，DMPREC位于數(shù)據(jù)空間的0054h地址處，上電初始化時的值為0000h，其功能包括：每個DMA通道的使用選擇、復用中斷的控制、通道優(yōu)先權的控制等。因此，對DMA的初始化首先要設置DMPREC，其DMPREC的結構如圖4.8所示。 圖4.8 DMPREC的結構框圖 根據(jù)本設計的要求，為實現(xiàn)當仿真器停止運行

61、時，DMA繼續(xù)工作，因此作為DMPREC控制DMA控制器在仿真時的行為的第15位FREE設為1；為實現(xiàn)每一個DMA通道都使用自己的重載寄存器，設置第14位RSVD為1；DMA的所有通道優(yōu)先級均為低，設置優(yōu)先級控制位DPRC為0；DMA的McBSP0、McBSP1、McBSP2、DMA4、DMA5所占用的中斷號為4、5、6、7、10、11、12、13，設置中斷復用控制位INTOSEL為0；初始化是禁止所有的DMA通道，設置DMA通道使能位DE[5：0]為0。因此，DMPREC設置為1100000000000000，即DMPREC=0XC000。 (b) 數(shù)據(jù)初始化 本設計要求McBSP0數(shù)據(jù)

62、接收寄存器DRR10通過DMA方式訪問片內數(shù)據(jù)存儲器，每傳送一幅圖像包含44幀（程序設定只傳送44幀），每幀數(shù)據(jù)的長度最大為176，且由McBSP0的接收事件來觸發(fā)DMA傳送。 對特定的源地址寄存器（McBSP0數(shù)據(jù)接收寄存器）和目的地址寄存器（BLOCK0-ADDR片內數(shù)據(jù)寄存器）進行存取，要將這些源地址和目的地址分別寫入DMA子尋址寄存器的地址寄存器DMSA中。這樣就引導多路復用器將DMA子尋址數(shù)據(jù)寄存器DMSDN連接到所期望的物理單元。因此，DMSA=DMSRC5，DMSDN=0X0021是對源地址的設置即源地址為0X0021；DMSA=DMDST5，DMSDN=BLICK0-ADDR

63、是對目的地址的設置，即目的地址為片內數(shù)據(jù)寄存器。 傳輸量的確定需要用到元素計數(shù)寄存器DMCTR5和DMA同步事件和幀計數(shù)寄存器DMSFC5兩個寄存器。實現(xiàn)每幀傳送176個像素則用DMCTR5，此計數(shù)器保持對DMA傳送已完成的數(shù)量的跟蹤，元素計數(shù)器初始化時裝載的數(shù)值是DMA通道元素計數(shù)寄存器DMCTR5中的16位無符號數(shù)，它表示需要被傳送的元素數(shù)量，且元素計數(shù)寄存器初始化時的數(shù)值必須比所要傳送的元素數(shù)量少1，本設計要傳送176個元素則初始化數(shù)據(jù)為175轉化為十六進制數(shù)為0X00AF，即DMSA=DMCTR5，DMSDN=0X00AF。 DMA由哪一個同步事件觸發(fā)及每幅圖像幀數(shù)量的確定由設置DM

64、A同步事件和幀計數(shù)寄存器DMSFC5來實現(xiàn)。DMSFC5的結構如圖4.9所示。 圖4.9 DMSFC5結構框圖 本設計中的DMA是由McBSP0的接收事件觸發(fā)的，所以根據(jù)TMS5410A的芯片資料可知，同步事件控制位DSYN設置為0X0001；幀計數(shù)位Frame Count為8位字段，它的值也應該比期望的幀數(shù)少1。所以，一幅圖像只傳送44幀則該位應設置為43，轉化為對應的十六進制數(shù)為0X002B。由此可知，DMSA=DMCTR5，DMSDN=0X102B。 (c) 傳輸模式控制寄存器DMMCR5C的初始化 為了實現(xiàn)傳輸，則應初始化傳輸模式控制寄存器DMMCR5，它控制著通道的傳輸模

65、式，其結構圖[5]如圖4.10所示。 圖4.10 傳輸模式控制寄存器DMMCR5結構框圖 本設計的設計要求DMA禁止自動初始化，應設置DMA自動初始化模式位AUTOINIT為0；基于IMOD（DMA中斷產(chǎn)生模式位）中斷產(chǎn)生，設置DMA中斷產(chǎn)生屏蔽位DINM為1；在圖像傳輸完成后中斷，設置DMA中斷產(chǎn)生模式位IMOD為0；多幀模式，設置DMA傳輸計數(shù)器模式控制位CTMOD為0；不改變DMA源地址，設置DMA源地址傳送變址模式位SIND為000；DMA源地址為數(shù)據(jù)存儲器，設置源地址空間選擇位DMS為01；DMA操作完成后目的地址加1，設置DMA目的地址傳送變址模式位DIND為001；DMA

66、目的地址為數(shù)據(jù)存儲器，設置目的地址空間選擇位DMD為0。即0100000010001101，轉化為十六進制數(shù)為0X4049。由上可知，DMSA=DMMCR5，DMSDN=0X4049。 以上是本設計對DMA的初始化過程，其DMA初始化框圖如圖4.11所示。 開 始 DMPREC 初始化 數(shù)據(jù)初始化 DMMCR5 初始化 結 束 圖4.11 DMA初始化框圖 (2) DSP的McBSP0（多通道緩沖串行口0）初始化 本設計中把多通道緩沖串行口McBSP0作為串行口使用，來實現(xiàn)當DSP的CPU或DMA控制器從數(shù)據(jù)接收器（DRR[1，2]）中讀取數(shù)據(jù)，或者將要傳送的數(shù)據(jù)寫入數(shù)據(jù)發(fā)送寄存器中（DXR[1，2]）。寫入DXR[1，2]的數(shù)據(jù)通過發(fā)送移位寄存器（XSR[1，2]） 移出到DX引腳上；從DR引腳上接收的數(shù)據(jù)被移入到接收移位寄存器（RSR[1，2]）中，而且被復制到接收緩沖寄存器（RBR[1，2]）中，然后RBR[1，2]中的數(shù)據(jù)被復制到DRR[1，2]中，DRR[1，2]可以被CPU或DMA控制器讀取，這樣就允許內部和外部的數(shù)據(jù)通信同時進行。 對McB