西南科技大學計算機組成原理歷年真題

《西南科技大學計算機組成原理歷年真題》由會員分享，可在線閱讀，更多相關《西南科技大學計算機組成原理歷年真題（9頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、“計算機組成原理”期末考試試卷結(jié)構 1、 名詞解釋：共4小題，每小題5分，共計20分； 2、 簡答題：共5小題，每小題8分，共計40分； 3、 綜合計算題：共4小題，每小題10分，共計40分。 計算機組成原理復習提要 1、 計算機組成與計算機體系結(jié)構的基本概念 2、 馮.諾依曼計算機的基本特征和工作原理。 3、 計算機主要性能指標，及其的基本概念。 4、 總線的基本概念、特征，分類、及其應用。 5、 總線的性能指標，寬度和帶寬的基本概念，及相關計算。 6、 總線控制方式的基本概念，常用總線判優(yōu)控制方式的基本概念和特征。 7、 存儲器的基本概念，指令和數(shù)據(jù)在存儲存儲器中組織

2、方式，及它們的調(diào)用特點。 8、 存儲器的分層體系結(jié)構，它們之間的特點和要求，多級存儲體系結(jié)構的優(yōu)點等。 9、 存儲器的主要性能指標，存取周期，存取時間，帶寬等，及其基本概念。 10、 動態(tài)存儲器刷新的基本要求，概念，實質(zhì)，及刷新的基本方法。 11、 半導體存儲器字、位擴展的基本概念，存儲器容量擴展的基本方式，基本過程，連線要求等。 12、 緩沖或高速緩沖的基本概念，原理，命中率的基本概念。 13、 常用的I/O方式控制方式：程序查詢、中斷、DMA，的基本概念。 14、 I/O設備編址方式，統(tǒng)一編址、獨立編址，以及它們的特點和要求。 15、 并行傳送與串行傳送，同步控制和異步控制

3、的基本特征，及其應用。 16、 程序查詢、程序中斷、DMA方式工作過程、特點，及應用場合。 17、 中斷處理的基本過程，斷點、現(xiàn)場的基本概念，及其保護與恢復。 18、 數(shù)的原碼與補碼的表示，補碼加減運算的基本過程。 19、 溢出的基本概念，溢出的判定方法。 20、 原碼一位乘除運算的基本規(guī)則，運算過程。 21、 補碼一位乘除運算的基本規(guī)則，運算過程。 22、 ALU的基本概念，組成和主要功能。 23、 指令系統(tǒng)的基本概念，常用的尋址方式的基本概念，各自的特征和尋址過程。 24、 計算機數(shù)據(jù)通路（或CPU通路結(jié)構）的基本概念，常用寄存器MAR、MDR、IR、PC的基本概念、主要

4、功能，應用特征。 25、 指令周期、機器周期、時鐘周期的基本概念，以及它們之間的關系。 26、 計算機性主頻、機器周期、指令執(zhí)行速度等的基本概念，以及它們之間的基本關系。 27、 同步通信、異步通信的基本概念，特征和應用場合。 28、 微指令、微程序與機器指令的基本概念，以及它們之間的相互關系。 29、 硬連接控制器、微程序控制器的基本概念，優(yōu)缺點，應用場合。 30、 微程序控制器和組合邏輯控制器的設計和工作原理。 31、 指令流程和微控制序列的基本概念，計算機指令的執(zhí)行過程，及相關控制方式。 - 9 - 西南科技大學試題 (A卷) 一、 簡答題：(每小題8分，共4

5、0分) 1、 計算機存儲系統(tǒng)分哪幾個層次？每一層次主要采用什么存儲介質(zhì)？其存儲容量和存取速度的相對關系如何？ 2、 什么是組合邏輯控制方式？它有哪些主要的優(yōu)點和缺點？ 3、 什么是總線？系統(tǒng)總線上傳送的信息通常分為哪三類？ 4、 如某中斷系統(tǒng)允許多重中斷工作方式，試說明中斷處理的過程。 5、 試說明有哪幾種I/O傳送控制方式。 二、 判斷題（下面說法有的正確，有的錯誤，請作出正/誤判斷。每小題2分，共10分） 1、在補碼除法中，夠減商1，不夠減商0。 2、微指令周期是指從主存中讀取并執(zhí)行一條微指令所用的時間。 3、

6、壓棧操作是將有關信息寫入堆棧指針SP所指示的存儲單元。 4、DMA請求的優(yōu)先級高于中斷請求的優(yōu)先級。 5、傳送指令可以用于I/O操作。 三、 擬定指令流程與微命令序列（20分） 根據(jù)模型機數(shù)據(jù)通路結(jié)構，用寄存器傳送語句（如PC->MAR）擬出傳送指令MOV R1,(R0)的流程，并列出該指令取指周期的操作時間表。 四、 存儲器設計（15分） 某存儲器容量為9KB，其中ROM區(qū)4KB，用EPROM(4K 4位/片)組成；RAM區(qū)5KB，用SRAM芯片（4K8位/

7、片和1K8位/片）組成。已知地址總線A15~A0。 請回答： 1、 根據(jù)存儲容量，EPROM和SRAM芯片各需要多少片？ 2、 各芯片應分別連入哪幾根地址線？ 3、 寫出每個片選信號的邏輯式。 五、 計算題（15分） 已知：x=－0.01111,y=＋0.11001，求：[x]補，[-x]補，[y]補，[-y]補，x+y=? x-y=? 一、簡答題 1、答：存儲系統(tǒng)層次：寄存器組－cache－主存－輔存 相應的存儲介質(zhì)為：寄存器－電路；cache－SRAM；主存－DRAM；輔存－磁表面存儲。 對應的容量由小到大，速度由高到低。 2、答：組合邏輯控

8、制方式是直接通過邏輯門電路產(chǎn)生微命令的，因而它的主要優(yōu)點是產(chǎn)生微命令的速度很快。其主要缺點有：一、設計不規(guī)整，因而難于實現(xiàn)設計自動化；二、采用硬連邏輯，不易修改和擴展指令系統(tǒng)的功能。組合邏輯控制方式主要用于高速計算機或小規(guī)模計算機中。 3、答：總線是將信息以一個或多個源部件傳送到一個或多個目的部件的一組傳輸線。通俗的說，就是多個部件間的公共連線，用于在各個部件之間傳輸信息。系統(tǒng)總線上傳送的信息通常分為地址、數(shù)據(jù)、控制信息。 4、答：在多重中斷方式下中，CPU進入中斷周期后，關中斷、保護斷點，進入中斷服務程序后其處理過程為： 保護現(xiàn)場 2）送新屏蔽字，屏蔽與本中斷源同級和優(yōu)先級更低的中斷源

9、，開放更高級的中斷源。3）開中斷 4）執(zhí)行具體的中斷服務處理程序 5）發(fā)中斷結(jié)束命令 6）關中斷 7）恢復現(xiàn)場及原屏蔽字 8）開中斷 9）返回 5、答：一、直接程序傳送方式 二、程序中斷傳送方式 三、DMA傳送方式 二、判斷題 √√ 三、擬定指令流程與微命令序列 指令流程： FT：M→IR，PC+1→PC ST：R0→MAR M→MDR→C ET：C→R1 PC→MAR 取指周期微命令序列： FT：EMAR，R，SIR，

10、 PC→A，A+1，DM，CPPC，1→ST，CPT(#P), CPFT(#P), CPST(#P), CPDT(#P), CPET(#P) 四、存儲器設計 EPROM需要2片，構成4KB。 SRAM（4K8位/片和1K8位/片）各1片，構成5KB。 芯片 容量 芯片地址 片選邏輯 EPROM0 4K4 A0～A11 /A13/12 EPROM1 4K4 A0～A11 /A13/12 SRAM0 4K8 A0～A11 /A1312

11、 SRAM1 1K8 A0～A9 A1312/A11/A10 五、解： [x]原＝1.01111 [x]補＝1.10001 [－x]補＝0.01111 [y]原＝0.11001 [y]補＝0.11001 [－y]補＝1.00111 [x+y]補=[x]補+[y]補＝00.01010=+0.01010 [x-y]補=[x]補+[－y]補=10.11000(運算結(jié)果發(fā)生溢出，雙符號位不同) 西南科技大學試題 (B卷) 一、簡答題：(每小題8分，共40分) 1、 動態(tài)刷新周期的安排方式有哪幾種？簡述它們的安排方法。 2、 什么

12、是組合邏輯控制方式？它有哪些主要的優(yōu)點和缺點？ 3、 什么是總線？系統(tǒng)總線上傳送的信息通常分為哪三類？ 4、 什么是指令周期？什么是機器周期？什么是時鐘周期？三者有什么關系？ 5、 試說明有哪幾種I/O傳送控制方式。 二、判斷題（下面說法有的正確，有的錯誤，請作出正/誤判斷。每小題2分，共10分） 1、在微程序控制方式中，一條機器指令由若干條微指令解釋執(zhí)行。 2、傳送指令可以用于I/O操作。 3、壓棧操作是將有關信息寫入堆棧指針SP所指示的存儲單元。 4、DMA請求的優(yōu)先級高于中斷請求的優(yōu)先級。

13、 5、采用隱地址，可以減少指令中的地址個數(shù)。 三、擬定指令流程與微命令序列（20分） 根據(jù)模型機數(shù)據(jù)通路結(jié)構，用寄存器傳送語句（如PC->MAR）擬出指令ADD (R3),R2的流程，并列出該指令取指周期的操作時間表。 四、存儲器設計（15分） 若有一個具有20位地址的32位字長的存儲器，問： 1、 存儲器最多能存儲多少字節(jié)的信息？用512K8位/片的SRAM芯片組成該存儲器，需要多少芯片? 2、若地址線為A19(高)～A0（低），哪些作為芯片地址用，哪些作為芯片選擇用？并寫出片選

14、信號邏輯式。 3、若CPU的地址總線為A19(高)～A0（低），數(shù)據(jù)總線為D31～D0，讀/寫控制信號為R/#W(W非)，試設計出該存儲器芯片級邏輯圖。 五、計算題（15分） 已知：x=－0.01111,y=＋0.11001，求：[x]補，[-x]補，[y]補，[-y]補，x+y=? x-y=? 《計算機組成原理B》試卷參考答案 一、簡答題 1、答：動態(tài)刷新周期的安排方式有以下3種： 集中刷新方式――在要求的時間間隔內(nèi)集中安排所有刷新周期，其余時間用于正常訪存工作。 分散刷新方式――將各刷新周期分散地安排在各存取周期之后，即將每個存取周期分為兩部

15、分，前半期用于正常讀/寫或保持，后半期用于刷新。 異步刷新方式――按芯片陣列地行數(shù)決定所需要的刷新周期數(shù)，并將各刷新周期分散安排在刷新要求的時間間隔中，每隔一固定時間提出一次刷新請求，安排一個刷新周期。 2、答：組合邏輯控制方式是直接通過邏輯門電路產(chǎn)生微命令的，因而它的主要優(yōu)點是產(chǎn)生微命令的速度很快。其主要缺點有：一、設計不規(guī)整，因而難于實現(xiàn)設計自動化；二、采用硬連邏輯，不易修改和擴展指令系統(tǒng)的功能。組合邏輯控制方式主要用于高速計算機或小規(guī)模計算機中。 3、答：總線是將信息以一個或多個源部件傳送到一個或多個目的部件的一組傳輸線。通俗的說，就是多個部件間的公共連線，用于在各個

16、部件之間傳輸信息。系統(tǒng)總線上傳送的信息通常分為地址、數(shù)據(jù)、控制信息。 4、答：指令周期是指取出并執(zhí)行一條指令的時間，指令周期常常用若干個CPU周期數(shù)來表示；CPU周期也稱為機器周期；而一個CPU周期又包含若干個時鐘周期（也稱為節(jié)拍或T周期） 5、答：一、直接程序傳送方式 二、程序中斷傳送方式 三、DMA傳送方式 二、判斷題 √√√√ 三、擬定指令流程與微命令序列 指令流程： FT：M→IR，PC+1→PC DT：R3→MAR M→MDR→D ET：R2+D→MDR

17、MDR→M PC→MAR 取指周期微命令序列： FT：EMAR，R，SIR， PC→A，A+1，DM，CPPC，1→ST，CPT(#P), CPFT(#P), CPST(#P), CPDT(#P), CPET(#P) 四、存儲器設計 1、存儲器單元數(shù)為220＝1M，每個存儲單元存放一個32位的字，故最多可存儲1M32位＝4MB的信息。 用4片512K8位/片的SRAM芯片進行位擴展，構成一個51232位的存儲模塊，用2個這樣的存儲模塊做字擴展即可構成1M32的存儲空間，所以需要8片512K8位/片的芯片

18、。 2、512K8位芯片的芯片地址為A18～A0，A19用于芯片選擇，/A19選擇1M32的前512K，即CS0=/A19，CS1=A19。 3、 A18～A0 D31 A19 D0 R//W D31～D25 A19 /CS0 /CS1 A19~A0 512k*8 512k*8 512k*8 512k*8 512k*8 512k*8 512k*8 512k*8 D24～D16 D15～D8 D7～D0 五、解： [x]原＝1.01111 [x]補＝1.10001 [－x]補＝0.01111

19、[y]原＝0.11001 [y]補＝0.11001 [－y]補＝1.00111 [x+y]補=[x]補+[y]補＝00.01010=+0.01010 [x-y]補=[x]補+[－y]補=10.11000(運算結(jié)果發(fā)生溢出，雙符號位不同) 西南科技大學2007——2008學年第 1學期 一、名詞解釋和簡單題（5分*4=20分）。 1. 微程序控制 2．RISC 3. 指令周期 4. 馮諾依曼思想包含哪些要點？ 二、已知x=0.1011,y=-0.0101,用變形補碼計算x+y=?,x-y=?（10分） 三、PCI總線寬度32位，總線頻率33MHz,求總線寬度？（1

20、0分） 四、用原碼一位或兩位乘法計算下題，要求寫出具體步驟 x=0.1110 , y=0.1011 , 求 xy (20分)。 五、存儲器設計（20分） 16K16位的SRAM芯片構成64K32位的存儲器。要求畫出該存儲器的組成邏輯框圖。 六、擬定指令流程（20分） 根據(jù)參考模型機數(shù)據(jù)通路結(jié)構（或者自己設計模型機結(jié)構），用寄存器傳送語句（如PC+1->PC）擬出指令SUB (R3),R2的流程。 參考： 內(nèi)總線 R0~R3 R0~R3 C D C D SP PC PSW MDR A 移位器 B

21、 ALU R2 R0 R1 M I/O C R3 D MAR MDR IR PC SP PSW AB DB CB 控制邏輯 《計算機組成原理》期末考試試卷（A卷） 一、名詞解釋和簡單題（5分*4=20分）。 1. 微程序控制 答：采用與存儲程序類似的方法來解決微操作命令序列的形成（2分），將一條機器指令編寫成一個微程序，每一個微程序包含若干條微指令，每一條指令包含一個或多個微操作命令（3分）。 2．RISC 答：RISC是精簡指令系統(tǒng)計算機（3分），通過有限的指令條數(shù)簡化處理器設計，已達到提

22、高系統(tǒng)執(zhí)行速度的目的（2分）。 3. 指令周期 答：指令周期是指取出并執(zhí)行一條指令的時間（3分），指令周期常常用若干個CPU周期數(shù)來表示，CPU周期也稱為機器周期，而一個CPU周期又包含若干個時鐘周期（也稱為節(jié)拍脈沖或T周期）（2分）。 4. 馮諾依曼思想包含哪些要點？ 答：它包含三個要點： 采用二進制代碼表示信息，以便計算機識別（1分）。 采用存儲程序工作方式，才能使計算機自動地對信息進行處理（2分）。 由存儲器、運算器、控制器、輸入/輸出設備等功能部件組成計算機硬件系統(tǒng)（2分）。 二、已知x=0.1011,y=-0.0101,用變形補碼計算x+y=?,x-y=?（10分）

23、 答： [x]補=00.1011 [x]補=00.1011 +[y]補=11.1011 +[-y]補=00.0101 00.0110 01.0000 x+y=+0.0110 （5分） x-y產(chǎn)生溢出（5分） 三、PCI總線寬度32位，總線頻率33MHz,求總線寬度？（10分） 答：數(shù)據(jù)傳輸率=總線寬度總線頻率/8(B/S) 32 33/8=132MB/S 四、用原碼一位或兩位乘法計算

24、下題，要求寫出具體步驟 x=0.1110 , y=0.1011 , 求 xy (20分)。 解： 0 0.0 0 0 0 1 0 1 1 z0=0 + 0 0.1 1 1 0 y4=1, +x 0 0.1 1 1 0 0 0.0 1 1 1 0 1 0 1 右移，得z1 + 0 0.1 1 1 0

25、 y3=1, +x 0 1.0 1 0 1 0 0.1 0 1 0 1 0 1 0 右移，得z2 + 0 0.0 0 0 0 y2=0, +0 0 0.1 0 1 0 0 0.0 1 0 1 0 1 0 1 右移，得z3 + 0

26、 0.1 1 1 0 y1=1, +x 0 1.0 0 1 1 0 0.1 0 0 1 1 0 1 0 右移，得z4=xy 符號為正，最后結(jié)果為：0.1 0 0 1 1 0 1 0 五、存儲器設計（20分） 16K16位的SRAM芯片構成64K32位的存儲器。要求畫出該存儲器的組成邏輯框圖。 解： 1）所需芯片總數(shù)（64K32）（16K16）= 8片 ； 5分 2）因此存儲器可分為4

27、個模塊，每個模塊16K32位， ； 5分 3）各模塊通過A15、A14進行2：4譯碼 ,參考圖 ；10分 六、擬定指令流程（20分） 根據(jù)參考模型機數(shù)據(jù)通路結(jié)構（或者自己設計模型機結(jié)構），用寄存器傳送語句（如PC+1->PC）擬出指令SUB (R3),R2的流程。 參考答案： 指令流程(20分) ： FT0：M→IR，PC+1→PC DT0：R3→MAR DT1: M→MDR→D ET0：R2-D→MDR ET1: MDR→M ET2: PC→MAR

28、 《計算機組成原理》期末考試試卷（B卷） 一、名詞解釋和簡單題（5分*4=20分）。 1. 存儲器帶寬 2. CISC 3. 計算機的特點？ 4. CPU響應中斷應具備哪些條件？ 二、已知x=-0.01111,y=+0.11001,求[x]補、[-x]補、[y]補、[-y]補、x+y=？ x-y=？（20分） 三、用原碼一位或兩位乘法計算下題，要求寫出具體步驟 x=0.1100 , y=0.1011 , 求 xy (20分)。 四、存儲器設計（20分） 有一個16K16的存儲器，由1K4位的DRAM芯片構成問: （1）總共需要多少DRAM芯片? （

29、2）畫出存儲器的組成框圖。 五、擬定指令流程與微命令序列（20分） 根據(jù)教材模型機數(shù)據(jù)通路結(jié)構（或者自己設計模型機結(jié)構），用寄存器傳送語句（如PC+1->PC）擬出指令XOR R0,(R2)的流程（XOR代表異或）。 參考： 內(nèi)總線 R0~R3 R0~R3 C D C D SP PC PSW MDR A 移位器 B ALU R2 R0 R1 M I/O C R3 D MAR MDR IR PC SP PSW AB

30、DB CB 控制邏輯 《計算機組成原理》期末考試試卷（B卷） 一、名詞解釋和簡單題（5分*4=20分）。 1. 存儲器帶寬 答：每秒從存儲器進出信息的最大數(shù)量（3分），單位可以用字/秒或字節(jié)/秒或位/秒來表示（2分）。 2.CISC 答: CISC是復雜指令系統(tǒng)計算機（3分），從加強指令功能出發(fā)，希望一個指令系統(tǒng)中近可能包含多的指令，各條指令包含更多的操作命令，指令變得更復雜（2分）。 3.計算機的特點？ 答：自動執(zhí)行、運算速度快、精度高、存儲能力強、通用性好。 4. CPU響應中斷應具備哪些條件？ 答：應具備： （1） 在CPU內(nèi)部設置的中斷允許觸發(fā)

31、器必須是開放的。 （2） 外設有中斷請求時，中斷請求觸發(fā)器必須處于“1”狀態(tài)，保持中斷請求信號。 （3） 外設（接口）中斷允許觸發(fā)器必須為“1”，這樣才能把外設中斷請求送至CPU。 當上述三個條件具備時，CPU在現(xiàn)行指令結(jié)束的最后一個狀態(tài)周期響應中斷。 二、已知x=-0.01111,y=+0.11001,求[x]補、[-x]補、[y]補、[-y]補、x+y=？ x-y=？（20分） . 解：[x]原=1.01111 [x]補=1.10001 所以[-x]補=0.01111 [y]原=0.11001 [y]補=0.11001 所以[-y]補=1.

32、00111 [x]補 = 11.10001 + [y]補 = 00.11001 [x+y]補 = 00.01010 所以 x+y=+0.01010 [x]補 = 11.10001 + [-y]補 = 11.00111 [x-y]補 = 10.11000 因為符號位相異，所以結(jié)果發(fā)生溢出。 三、用原碼一

33、位或兩位乘法計算下題，要求寫出具體步驟 x=0.1100 , y=0.1011 , 求 xy (20分)。 解： 0 0.0 0 0 0 1 0 1 1 z0=0 + 0 0.1 1 0 0 y4=1, +x 0 0.1 1 0 0 0 0.0 1 1 0 0 1 0 1 右移，得z1 + 0 0.1 1

34、0 0 y3=1, +x 0 1.0 0 1 0 0 0.1 0 0 1 0 0 1 0 右移，得z2 + 0 0.0 0 0 0 y2=0, +0 0 0.1 0 0 1 0 0.0 1 0 0 1 0 0 1

35、右移，得z3 + 0 0.1 1 0 0 y1=1, +x 0 1.0 0 0 0 0 0.1 0 0 0 0 1 0 0 右移，得z4=xy 符號為正，最后結(jié)果為：0.1 0 0 0 0 1 0 0 四、存儲器設計（20分） 有一個16K16的存儲器，由1K4位的DRAM芯片構成問: （1）總共需要多少DRAM芯片? （2）畫出存儲體的組成框圖。 解：（1）芯片1K4位，片內(nèi)地址線1

36、0位（A9--A0 ），數(shù)據(jù)線4位。芯片數(shù) 16K16/（1K4）=64片 (10分) （2）存儲器容量為16K，故地址線總數(shù)為14位（A13─A0），其中A13A12A11A10通過 4：16譯碼器產(chǎn)生片選信號CS0─CS15 。（10分） A9─A0 CS15 4位

37、 CS1 CS0 4位 。。。。1K4 1K4 4位 4位 CS0 CS1 CS15 D15—D0 …… 4：16 譯碼器 五、擬定指令流程與微命令序列（20分） 根據(jù)教材模型機數(shù)據(jù)通路結(jié)構（或者自己設計模型機結(jié)構），用寄存器傳送語句（如PC+1->PC）擬出指令XOR R0,(R2)的流程。 指令流程（20分）： FT0：M→IR，PC+1→PC ST0：R2→MAR ST0: M→MDR→C ET0：R0 v C→MDR ET1: MDR→M ET2: PC→MAR