西南科技大學(xué)計(jì)算機(jī)組成原理歷年真題

《西南科技大學(xué)計(jì)算機(jī)組成原理歷年真題》由會(huì)員分享，可在線閱讀，更多相關(guān)《西南科技大學(xué)計(jì)算機(jī)組成原理歷年真題（9頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、“計(jì)算機(jī)組成原理”期末考試試卷結(jié)構(gòu) 1、 名詞解釋：共4小題，每小題5分，共計(jì)20分； 2、 簡答題：共5小題，每小題8分，共計(jì)40分； 3、 綜合計(jì)算題：共4小題，每小題10分，共計(jì)40分。 計(jì)算機(jī)組成原理復(fù)習(xí)提要 1、 計(jì)算機(jī)組成與計(jì)算機(jī)體系結(jié)構(gòu)的基本概念 2、 馮.諾依曼計(jì)算機(jī)的基本特征和工作原理。 3、 計(jì)算機(jī)主要性能指標(biāo)，及其的基本概念。 4、 總線的基本概念、特征，分類、及其應(yīng)用。 5、 總線的性能指標(biāo)，寬度和帶寬的基本概念，及相關(guān)計(jì)算。 6、 總線控制方式的基本概念，常用總線判優(yōu)控制方式的基本概念和特征。 7、 存儲(chǔ)器的基本概念，指令和數(shù)據(jù)在存儲(chǔ)存儲(chǔ)器中組織

2、方式，及它們的調(diào)用特點(diǎn)。 8、 存儲(chǔ)器的分層體系結(jié)構(gòu)，它們之間的特點(diǎn)和要求，多級存儲(chǔ)體系結(jié)構(gòu)的優(yōu)點(diǎn)等。 9、 存儲(chǔ)器的主要性能指標(biāo)，存取周期，存取時(shí)間，帶寬等，及其基本概念。 10、 動(dòng)態(tài)存儲(chǔ)器刷新的基本要求，概念，實(shí)質(zhì)，及刷新的基本方法。 11、 半導(dǎo)體存儲(chǔ)器字、位擴(kuò)展的基本概念，存儲(chǔ)器容量擴(kuò)展的基本方式，基本過程，連線要求等。 12、 緩沖或高速緩沖的基本概念，原理，命中率的基本概念。 13、 常用的I/O方式控制方式：程序查詢、中斷、DMA，的基本概念。 14、 I/O設(shè)備編址方式，統(tǒng)一編址、獨(dú)立編址，以及它們的特點(diǎn)和要求。 15、 并行傳送與串行傳送，同步控制和異步控制

3、的基本特征，及其應(yīng)用。 16、 程序查詢、程序中斷、DMA方式工作過程、特點(diǎn)，及應(yīng)用場合。 17、 中斷處理的基本過程，斷點(diǎn)、現(xiàn)場的基本概念，及其保護(hù)與恢復(fù)。 18、 數(shù)的原碼與補(bǔ)碼的表示，補(bǔ)碼加減運(yùn)算的基本過程。 19、 溢出的基本概念，溢出的判定方法。 20、 原碼一位乘除運(yùn)算的基本規(guī)則，運(yùn)算過程。 21、 補(bǔ)碼一位乘除運(yùn)算的基本規(guī)則，運(yùn)算過程。 22、 ALU的基本概念，組成和主要功能。 23、 指令系統(tǒng)的基本概念，常用的尋址方式的基本概念，各自的特征和尋址過程。 24、 計(jì)算機(jī)數(shù)據(jù)通路（或CPU通路結(jié)構(gòu)）的基本概念，常用寄存器MAR、MDR、IR、PC的基本概念、主要

4、功能，應(yīng)用特征。 25、 指令周期、機(jī)器周期、時(shí)鐘周期的基本概念，以及它們之間的關(guān)系。 26、 計(jì)算機(jī)性主頻、機(jī)器周期、指令執(zhí)行速度等的基本概念，以及它們之間的基本關(guān)系。 27、 同步通信、異步通信的基本概念，特征和應(yīng)用場合。 28、 微指令、微程序與機(jī)器指令的基本概念，以及它們之間的相互關(guān)系。 29、 硬連接控制器、微程序控制器的基本概念，優(yōu)缺點(diǎn)，應(yīng)用場合。 30、 微程序控制器和組合邏輯控制器的設(shè)計(jì)和工作原理。 31、 指令流程和微控制序列的基本概念，計(jì)算機(jī)指令的執(zhí)行過程，及相關(guān)控制方式。 - 9 - 西南科技大學(xué)試題 (A卷) 一、 簡答題：(每小題8分，共4

5、0分) 1、 計(jì)算機(jī)存儲(chǔ)系統(tǒng)分哪幾個(gè)層次？每一層次主要采用什么存儲(chǔ)介質(zhì)？其存儲(chǔ)容量和存取速度的相對關(guān)系如何？ 2、 什么是組合邏輯控制方式？它有哪些主要的優(yōu)點(diǎn)和缺點(diǎn)？ 3、 什么是總線？系統(tǒng)總線上傳送的信息通常分為哪三類？ 4、 如某中斷系統(tǒng)允許多重中斷工作方式，試說明中斷處理的過程。 5、 試說明有哪幾種I/O傳送控制方式。 二、 判斷題（下面說法有的正確，有的錯(cuò)誤，請作出正/誤判斷。每小題2分，共10分） 1、在補(bǔ)碼除法中，夠減商1，不夠減商0。 2、微指令周期是指從主存中讀取并執(zhí)行一條微指令所用的時(shí)間。 3、

6、壓棧操作是將有關(guān)信息寫入堆棧指針SP所指示的存儲(chǔ)單元。 4、DMA請求的優(yōu)先級高于中斷請求的優(yōu)先級。 5、傳送指令可以用于I/O操作。 三、 擬定指令流程與微命令序列（20分） 根據(jù)模型機(jī)數(shù)據(jù)通路結(jié)構(gòu)，用寄存器傳送語句（如PC->MAR）擬出傳送指令MOV R1,(R0)的流程，并列出該指令取指周期的操作時(shí)間表。 四、 存儲(chǔ)器設(shè)計(jì)（15分） 某存儲(chǔ)器容量為9KB，其中ROM區(qū)4KB，用EPROM(4K 4位/片)組成；RAM區(qū)5KB，用SRAM芯片（4K8位/

7、片和1K8位/片）組成。已知地址總線A15~A0。 請回答： 1、 根據(jù)存儲(chǔ)容量，EPROM和SRAM芯片各需要多少片？ 2、 各芯片應(yīng)分別連入哪幾根地址線？ 3、 寫出每個(gè)片選信號的邏輯式。 五、 計(jì)算題（15分） 已知：x=－0.01111,y=＋0.11001，求：[x]補(bǔ)，[-x]補(bǔ)，[y]補(bǔ)，[-y]補(bǔ)，x+y=? x-y=? 一、簡答題 1、答：存儲(chǔ)系統(tǒng)層次：寄存器組－cache－主存－輔存 相應(yīng)的存儲(chǔ)介質(zhì)為：寄存器－電路；cache－SRAM；主存－DRAM；輔存－磁表面存儲(chǔ)。 對應(yīng)的容量由小到大，速度由高到低。 2、答：組合邏輯控

8、制方式是直接通過邏輯門電路產(chǎn)生微命令的，因而它的主要優(yōu)點(diǎn)是產(chǎn)生微命令的速度很快。其主要缺點(diǎn)有：一、設(shè)計(jì)不規(guī)整，因而難于實(shí)現(xiàn)設(shè)計(jì)自動(dòng)化；二、采用硬連邏輯，不易修改和擴(kuò)展指令系統(tǒng)的功能。組合邏輯控制方式主要用于高速計(jì)算機(jī)或小規(guī)模計(jì)算機(jī)中。 3、答：總線是將信息以一個(gè)或多個(gè)源部件傳送到一個(gè)或多個(gè)目的部件的一組傳輸線。通俗的說，就是多個(gè)部件間的公共連線，用于在各個(gè)部件之間傳輸信息。系統(tǒng)總線上傳送的信息通常分為地址、數(shù)據(jù)、控制信息。 4、答：在多重中斷方式下中，CPU進(jìn)入中斷周期后，關(guān)中斷、保護(hù)斷點(diǎn)，進(jìn)入中斷服務(wù)程序后其處理過程為： 保護(hù)現(xiàn)場 2）送新屏蔽字，屏蔽與本中斷源同級和優(yōu)先級更低的中斷源

9、，開放更高級的中斷源。3）開中斷 4）執(zhí)行具體的中斷服務(wù)處理程序 5）發(fā)中斷結(jié)束命令 6）關(guān)中斷 7）恢復(fù)現(xiàn)場及原屏蔽字 8）開中斷 9）返回 5、答：一、直接程序傳送方式 二、程序中斷傳送方式 三、DMA傳送方式 二、判斷題 √√ 三、擬定指令流程與微命令序列 指令流程： FT：M→IR，PC+1→PC ST：R0→MAR M→MDR→C ET：C→R1 PC→MAR 取指周期微命令序列： FT：EMAR，R，SIR，

10、 PC→A，A+1，DM，CPPC，1→ST，CPT(#P), CPFT(#P), CPST(#P), CPDT(#P), CPET(#P) 四、存儲(chǔ)器設(shè)計(jì) EPROM需要2片，構(gòu)成4KB。 SRAM（4K8位/片和1K8位/片）各1片，構(gòu)成5KB。 芯片 容量 芯片地址 片選邏輯 EPROM0 4K4 A0～A11 /A13/12 EPROM1 4K4 A0～A11 /A13/12 SRAM0 4K8 A0～A11 /A1312

11、 SRAM1 1K8 A0～A9 A1312/A11/A10 五、解： [x]原＝1.01111 [x]補(bǔ)＝1.10001 [－x]補(bǔ)＝0.01111 [y]原＝0.11001 [y]補(bǔ)＝0.11001 [－y]補(bǔ)＝1.00111 [x+y]補(bǔ)=[x]補(bǔ)+[y]補(bǔ)＝00.01010=+0.01010 [x-y]補(bǔ)=[x]補(bǔ)+[－y]補(bǔ)=10.11000(運(yùn)算結(jié)果發(fā)生溢出，雙符號位不同) 西南科技大學(xué)試題 (B卷) 一、簡答題：(每小題8分，共40分) 1、 動(dòng)態(tài)刷新周期的安排方式有哪幾種？簡述它們的安排方法。 2、 什么

12、是組合邏輯控制方式？它有哪些主要的優(yōu)點(diǎn)和缺點(diǎn)？ 3、 什么是總線？系統(tǒng)總線上傳送的信息通常分為哪三類？ 4、 什么是指令周期？什么是機(jī)器周期？什么是時(shí)鐘周期？三者有什么關(guān)系？ 5、 試說明有哪幾種I/O傳送控制方式。 二、判斷題（下面說法有的正確，有的錯(cuò)誤，請作出正/誤判斷。每小題2分，共10分） 1、在微程序控制方式中，一條機(jī)器指令由若干條微指令解釋執(zhí)行。 2、傳送指令可以用于I/O操作。 3、壓棧操作是將有關(guān)信息寫入堆棧指針SP所指示的存儲(chǔ)單元。 4、DMA請求的優(yōu)先級高于中斷請求的優(yōu)先級。

13、 5、采用隱地址，可以減少指令中的地址個(gè)數(shù)。 三、擬定指令流程與微命令序列（20分） 根據(jù)模型機(jī)數(shù)據(jù)通路結(jié)構(gòu)，用寄存器傳送語句（如PC->MAR）擬出指令A(yù)DD (R3),R2的流程，并列出該指令取指周期的操作時(shí)間表。 四、存儲(chǔ)器設(shè)計(jì)（15分） 若有一個(gè)具有20位地址的32位字長的存儲(chǔ)器，問： 1、 存儲(chǔ)器最多能存儲(chǔ)多少字節(jié)的信息？用512K8位/片的SRAM芯片組成該存儲(chǔ)器，需要多少芯片? 2、若地址線為A19(高)～A0（低），哪些作為芯片地址用，哪些作為芯片選擇用？并寫出片選

14、信號邏輯式。 3、若CPU的地址總線為A19(高)～A0（低），數(shù)據(jù)總線為D31～D0，讀/寫控制信號為R/#W(W非)，試設(shè)計(jì)出該存儲(chǔ)器芯片級邏輯圖。 五、計(jì)算題（15分） 已知：x=－0.01111,y=＋0.11001，求：[x]補(bǔ)，[-x]補(bǔ)，[y]補(bǔ)，[-y]補(bǔ)，x+y=? x-y=? 《計(jì)算機(jī)組成原理B》試卷參考答案 一、簡答題 1、答：動(dòng)態(tài)刷新周期的安排方式有以下3種： 集中刷新方式――在要求的時(shí)間間隔內(nèi)集中安排所有刷新周期，其余時(shí)間用于正常訪存工作。 分散刷新方式――將各刷新周期分散地安排在各存取周期之后，即將每個(gè)存取周期分為兩部

15、分，前半期用于正常讀/寫或保持，后半期用于刷新。 異步刷新方式――按芯片陣列地行數(shù)決定所需要的刷新周期數(shù)，并將各刷新周期分散安排在刷新要求的時(shí)間間隔中，每隔一固定時(shí)間提出一次刷新請求，安排一個(gè)刷新周期。 2、答：組合邏輯控制方式是直接通過邏輯門電路產(chǎn)生微命令的，因而它的主要優(yōu)點(diǎn)是產(chǎn)生微命令的速度很快。其主要缺點(diǎn)有：一、設(shè)計(jì)不規(guī)整，因而難于實(shí)現(xiàn)設(shè)計(jì)自動(dòng)化；二、采用硬連邏輯，不易修改和擴(kuò)展指令系統(tǒng)的功能。組合邏輯控制方式主要用于高速計(jì)算機(jī)或小規(guī)模計(jì)算機(jī)中。 3、答：總線是將信息以一個(gè)或多個(gè)源部件傳送到一個(gè)或多個(gè)目的部件的一組傳輸線。通俗的說，就是多個(gè)部件間的公共連線，用于在各個(gè)

16、部件之間傳輸信息。系統(tǒng)總線上傳送的信息通常分為地址、數(shù)據(jù)、控制信息。 4、答：指令周期是指取出并執(zhí)行一條指令的時(shí)間，指令周期常常用若干個(gè)CPU周期數(shù)來表示；CPU周期也稱為機(jī)器周期；而一個(gè)CPU周期又包含若干個(gè)時(shí)鐘周期（也稱為節(jié)拍或T周期） 5、答：一、直接程序傳送方式 二、程序中斷傳送方式 三、DMA傳送方式 二、判斷題 √√√√ 三、擬定指令流程與微命令序列 指令流程： FT：M→IR，PC+1→PC DT：R3→MAR M→MDR→D ET：R2+D→MDR

17、MDR→M PC→MAR 取指周期微命令序列： FT：EMAR，R，SIR， PC→A，A+1，DM，CPPC，1→ST，CPT(#P), CPFT(#P), CPST(#P), CPDT(#P), CPET(#P) 四、存儲(chǔ)器設(shè)計(jì) 1、存儲(chǔ)器單元數(shù)為220＝1M，每個(gè)存儲(chǔ)單元存放一個(gè)32位的字，故最多可存儲(chǔ)1M32位＝4MB的信息。 用4片512K8位/片的SRAM芯片進(jìn)行位擴(kuò)展，構(gòu)成一個(gè)51232位的存儲(chǔ)模塊，用2個(gè)這樣的存儲(chǔ)模塊做字?jǐn)U展即可構(gòu)成1M32的存儲(chǔ)空間，所以需要8片512K8位/片的芯片

18、。 2、512K8位芯片的芯片地址為A18～A0，A19用于芯片選擇，/A19選擇1M32的前512K，即CS0=/A19，CS1=A19。 3、 A18～A0 D31 A19 D0 R//W D31～D25 A19 /CS0 /CS1 A19~A0 512k*8 512k*8 512k*8 512k*8 512k*8 512k*8 512k*8 512k*8 D24～D16 D15～D8 D7～D0 五、解： [x]原＝1.01111 [x]補(bǔ)＝1.10001 [－x]補(bǔ)＝0.01111

19、[y]原＝0.11001 [y]補(bǔ)＝0.11001 [－y]補(bǔ)＝1.00111 [x+y]補(bǔ)=[x]補(bǔ)+[y]補(bǔ)＝00.01010=+0.01010 [x-y]補(bǔ)=[x]補(bǔ)+[－y]補(bǔ)=10.11000(運(yùn)算結(jié)果發(fā)生溢出，雙符號位不同) 西南科技大學(xué)2007——2008學(xué)年第 1學(xué)期 一、名詞解釋和簡單題（5分*4=20分）。 1. 微程序控制 2．RISC 3. 指令周期 4. 馮諾依曼思想包含哪些要點(diǎn)？ 二、已知x=0.1011,y=-0.0101,用變形補(bǔ)碼計(jì)算x+y=?,x-y=?（10分） 三、PCI總線寬度32位，總線頻率33MHz,求總線寬度？（1

20、0分） 四、用原碼一位或兩位乘法計(jì)算下題，要求寫出具體步驟 x=0.1110 , y=0.1011 , 求 xy (20分)。 五、存儲(chǔ)器設(shè)計(jì)（20分） 16K16位的SRAM芯片構(gòu)成64K32位的存儲(chǔ)器。要求畫出該存儲(chǔ)器的組成邏輯框圖。 六、擬定指令流程（20分） 根據(jù)參考模型機(jī)數(shù)據(jù)通路結(jié)構(gòu)（或者自己設(shè)計(jì)模型機(jī)結(jié)構(gòu)），用寄存器傳送語句（如PC+1->PC）擬出指令SUB (R3),R2的流程。 參考： 內(nèi)總線 R0~R3 R0~R3 C D C D SP PC PSW MDR A 移位器 B

21、 ALU R2 R0 R1 M I/O C R3 D MAR MDR IR PC SP PSW AB DB CB 控制邏輯 《計(jì)算機(jī)組成原理》期末考試試卷（A卷） 一、名詞解釋和簡單題（5分*4=20分）。 1. 微程序控制 答：采用與存儲(chǔ)程序類似的方法來解決微操作命令序列的形成（2分），將一條機(jī)器指令編寫成一個(gè)微程序，每一個(gè)微程序包含若干條微指令，每一條指令包含一個(gè)或多個(gè)微操作命令（3分）。 2．RISC 答：RISC是精簡指令系統(tǒng)計(jì)算機(jī)（3分），通過有限的指令條數(shù)簡化處理器設(shè)計(jì)，已達(dá)到提

22、高系統(tǒng)執(zhí)行速度的目的（2分）。 3. 指令周期 答：指令周期是指取出并執(zhí)行一條指令的時(shí)間（3分），指令周期常常用若干個(gè)CPU周期數(shù)來表示，CPU周期也稱為機(jī)器周期，而一個(gè)CPU周期又包含若干個(gè)時(shí)鐘周期（也稱為節(jié)拍脈沖或T周期）（2分）。 4. 馮諾依曼思想包含哪些要點(diǎn)？ 答：它包含三個(gè)要點(diǎn)： 采用二進(jìn)制代碼表示信息，以便計(jì)算機(jī)識(shí)別（1分）。 采用存儲(chǔ)程序工作方式，才能使計(jì)算機(jī)自動(dòng)地對信息進(jìn)行處理（2分）。 由存儲(chǔ)器、運(yùn)算器、控制器、輸入/輸出設(shè)備等功能部件組成計(jì)算機(jī)硬件系統(tǒng)（2分）。 二、已知x=0.1011,y=-0.0101,用變形補(bǔ)碼計(jì)算x+y=?,x-y=?（10分）

23、 答： [x]補(bǔ)=00.1011 [x]補(bǔ)=00.1011 +[y]補(bǔ)=11.1011 +[-y]補(bǔ)=00.0101 00.0110 01.0000 x+y=+0.0110 （5分） x-y產(chǎn)生溢出（5分） 三、PCI總線寬度32位，總線頻率33MHz,求總線寬度？（10分） 答：數(shù)據(jù)傳輸率=總線寬度總線頻率/8(B/S) 32 33/8=132MB/S 四、用原碼一位或兩位乘法計(jì)算

24、下題，要求寫出具體步驟 x=0.1110 , y=0.1011 , 求 xy (20分)。 解： 0 0.0 0 0 0 1 0 1 1 z0=0 + 0 0.1 1 1 0 y4=1, +x 0 0.1 1 1 0 0 0.0 1 1 1 0 1 0 1 右移，得z1 + 0 0.1 1 1 0

25、 y3=1, +x 0 1.0 1 0 1 0 0.1 0 1 0 1 0 1 0 右移，得z2 + 0 0.0 0 0 0 y2=0, +0 0 0.1 0 1 0 0 0.0 1 0 1 0 1 0 1 右移，得z3 + 0

26、 0.1 1 1 0 y1=1, +x 0 1.0 0 1 1 0 0.1 0 0 1 1 0 1 0 右移，得z4=xy 符號為正，最后結(jié)果為：0.1 0 0 1 1 0 1 0 五、存儲(chǔ)器設(shè)計(jì)（20分） 16K16位的SRAM芯片構(gòu)成64K32位的存儲(chǔ)器。要求畫出該存儲(chǔ)器的組成邏輯框圖。 解： 1）所需芯片總數(shù)（64K32）（16K16）= 8片 ； 5分 2）因此存儲(chǔ)器可分為4

27、個(gè)模塊，每個(gè)模塊16K32位， ； 5分 3）各模塊通過A15、A14進(jìn)行2：4譯碼 ,參考圖 ；10分 六、擬定指令流程（20分） 根據(jù)參考模型機(jī)數(shù)據(jù)通路結(jié)構(gòu)（或者自己設(shè)計(jì)模型機(jī)結(jié)構(gòu)），用寄存器傳送語句（如PC+1->PC）擬出指令SUB (R3),R2的流程。 參考答案： 指令流程(20分) ： FT0：M→IR，PC+1→PC DT0：R3→MAR DT1: M→MDR→D ET0：R2-D→MDR ET1: MDR→M ET2: PC→MAR

28、 《計(jì)算機(jī)組成原理》期末考試試卷（B卷） 一、名詞解釋和簡單題（5分*4=20分）。 1. 存儲(chǔ)器帶寬 2. CISC 3. 計(jì)算機(jī)的特點(diǎn)？ 4. CPU響應(yīng)中斷應(yīng)具備哪些條件？ 二、已知x=-0.01111,y=+0.11001,求[x]補(bǔ)、[-x]補(bǔ)、[y]補(bǔ)、[-y]補(bǔ)、x+y=？ x-y=？（20分） 三、用原碼一位或兩位乘法計(jì)算下題，要求寫出具體步驟 x=0.1100 , y=0.1011 , 求 xy (20分)。 四、存儲(chǔ)器設(shè)計(jì)（20分） 有一個(gè)16K16的存儲(chǔ)器，由1K4位的DRAM芯片構(gòu)成問: （1）總共需要多少DRAM芯片? （

29、2）畫出存儲(chǔ)器的組成框圖。 五、擬定指令流程與微命令序列（20分） 根據(jù)教材模型機(jī)數(shù)據(jù)通路結(jié)構(gòu)（或者自己設(shè)計(jì)模型機(jī)結(jié)構(gòu)），用寄存器傳送語句（如PC+1->PC）擬出指令XOR R0,(R2)的流程（XOR代表異或）。 參考： 內(nèi)總線 R0~R3 R0~R3 C D C D SP PC PSW MDR A 移位器 B ALU R2 R0 R1 M I/O C R3 D MAR MDR IR PC SP PSW AB

30、DB CB 控制邏輯 《計(jì)算機(jī)組成原理》期末考試試卷（B卷） 一、名詞解釋和簡單題（5分*4=20分）。 1. 存儲(chǔ)器帶寬 答：每秒從存儲(chǔ)器進(jìn)出信息的最大數(shù)量（3分），單位可以用字/秒或字節(jié)/秒或位/秒來表示（2分）。 2.CISC 答: CISC是復(fù)雜指令系統(tǒng)計(jì)算機(jī)（3分），從加強(qiáng)指令功能出發(fā)，希望一個(gè)指令系統(tǒng)中近可能包含多的指令，各條指令包含更多的操作命令，指令變得更復(fù)雜（2分）。 3.計(jì)算機(jī)的特點(diǎn)？ 答：自動(dòng)執(zhí)行、運(yùn)算速度快、精度高、存儲(chǔ)能力強(qiáng)、通用性好。 4. CPU響應(yīng)中斷應(yīng)具備哪些條件？ 答：應(yīng)具備： （1） 在CPU內(nèi)部設(shè)置的中斷允許觸發(fā)

31、器必須是開放的。 （2） 外設(shè)有中斷請求時(shí)，中斷請求觸發(fā)器必須處于“1”狀態(tài)，保持中斷請求信號。 （3） 外設(shè)（接口）中斷允許觸發(fā)器必須為“1”，這樣才能把外設(shè)中斷請求送至CPU。 當(dāng)上述三個(gè)條件具備時(shí)，CPU在現(xiàn)行指令結(jié)束的最后一個(gè)狀態(tài)周期響應(yīng)中斷。 二、已知x=-0.01111,y=+0.11001,求[x]補(bǔ)、[-x]補(bǔ)、[y]補(bǔ)、[-y]補(bǔ)、x+y=？ x-y=？（20分） . 解：[x]原=1.01111 [x]補(bǔ)=1.10001 所以[-x]補(bǔ)=0.01111 [y]原=0.11001 [y]補(bǔ)=0.11001 所以[-y]補(bǔ)=1.

32、00111 [x]補(bǔ) = 11.10001 + [y]補(bǔ) = 00.11001 [x+y]補(bǔ) = 00.01010 所以 x+y=+0.01010 [x]補(bǔ) = 11.10001 + [-y]補(bǔ) = 11.00111 [x-y]補(bǔ) = 10.11000 因?yàn)榉栁幌喈?，所以結(jié)果發(fā)生溢出。 三、用原碼一

33、位或兩位乘法計(jì)算下題，要求寫出具體步驟 x=0.1100 , y=0.1011 , 求 xy (20分)。 解： 0 0.0 0 0 0 1 0 1 1 z0=0 + 0 0.1 1 0 0 y4=1, +x 0 0.1 1 0 0 0 0.0 1 1 0 0 1 0 1 右移，得z1 + 0 0.1 1

34、0 0 y3=1, +x 0 1.0 0 1 0 0 0.1 0 0 1 0 0 1 0 右移，得z2 + 0 0.0 0 0 0 y2=0, +0 0 0.1 0 0 1 0 0.0 1 0 0 1 0 0 1

35、右移，得z3 + 0 0.1 1 0 0 y1=1, +x 0 1.0 0 0 0 0 0.1 0 0 0 0 1 0 0 右移，得z4=xy 符號為正，最后結(jié)果為：0.1 0 0 0 0 1 0 0 四、存儲(chǔ)器設(shè)計(jì)（20分） 有一個(gè)16K16的存儲(chǔ)器，由1K4位的DRAM芯片構(gòu)成問: （1）總共需要多少DRAM芯片? （2）畫出存儲(chǔ)體的組成框圖。 解：（1）芯片1K4位，片內(nèi)地址線1

36、0位（A9--A0 ），數(shù)據(jù)線4位。芯片數(shù) 16K16/（1K4）=64片 (10分) （2）存儲(chǔ)器容量為16K，故地址線總數(shù)為14位（A13─A0），其中A13A12A11A10通過 4：16譯碼器產(chǎn)生片選信號CS0─CS15 。（10分） A9─A0 CS15 4位

37、 CS1 CS0 4位 。。。。1K4 1K4 4位 4位 CS0 CS1 CS15 D15—D0 …… 4：16 譯碼器 五、擬定指令流程與微命令序列（20分） 根據(jù)教材模型機(jī)數(shù)據(jù)通路結(jié)構(gòu)（或者自己設(shè)計(jì)模型機(jī)結(jié)構(gòu)），用寄存器傳送語句（如PC+1->PC）擬出指令XOR R0,(R2)的流程。 指令流程（20分）： FT0：M→IR，PC+1→PC ST0：R2→MAR ST0: M→MDR→C ET0：R0 v C→MDR ET1: MDR→M ET2: PC→MAR