《高頻電子線路CA》PPT課件.ppt

《《高頻電子線路CA》PPT課件.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《《高頻電子線路CA》PPT課件.ppt（52頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、第9章 Allegro PCB系統(tǒng)互聯(lián)設(shè)計(jì)平臺(tái),9.1 概 述 9.2 Allegro環(huán)境下PCB板設(shè)計(jì)介紹 9.3 Allegro使用的文件類(lèi)型與項(xiàng)目目錄 9.4 使用項(xiàng)目管理器Project Manager 9.5 系統(tǒng)環(huán)境要求和安裝 9.6 小 結(jié) 9.7 習(xí) 題,Chap 9 緒 論,,基本內(nèi)容: Cadence公司開(kāi)發(fā)了很多功能強(qiáng)大的電子線路CAD軟件。Cadence Allegro系統(tǒng)互連平臺(tái)能夠與其他平臺(tái)合作，進(jìn)行跨集成電路、封裝和PCB的高效率、高性能協(xié)同設(shè)計(jì)工作，該平臺(tái)的約束驅(qū)動(dòng)設(shè)計(jì)流程和協(xié)同設(shè)計(jì)方法能夠優(yōu)化集成電路、封裝和印制電路板之間的系

2、統(tǒng)互連，從而避免硬件返工，降低成本和縮短設(shè)計(jì)周期，加快產(chǎn)品上市時(shí)間。 基本要求: 了解Allegro軟件體系及其高速PCB設(shè)計(jì)軟件的基本特點(diǎn)，為后面章節(jié)的進(jìn)一步學(xué)習(xí)打下基礎(chǔ)。,9.1 概 述,Cadence Design Systems是全球最大的電子設(shè)計(jì)自動(dòng)化產(chǎn)品、程序方案服務(wù)和設(shè)計(jì)服務(wù)供應(yīng)商，它提供很多EDA設(shè)計(jì)軟件和服務(wù)，運(yùn)行軟件的系統(tǒng)平臺(tái)比較多，如Unix，Windows等。它所提供的各種EDA軟件，可以完成電子設(shè)計(jì)的所有任務(wù)，包括專用集成電路ASIC設(shè)計(jì)、FPGA設(shè)計(jì)和PCB板設(shè)計(jì)。在仿真、電路圖設(shè)計(jì)自動(dòng)布局布線、板圖設(shè)計(jì)及驗(yàn)證等方面有著絕對(duì)的優(yōu)勢(shì)

3、。 Cadence公司的產(chǎn)品之一：Allegro系統(tǒng)互連平臺(tái)，它運(yùn)行于Windows系統(tǒng)。該系統(tǒng)平臺(tái)集合了所有現(xiàn)有的Cadence面向IC封裝和PCB設(shè)計(jì)的技術(shù)。 本章內(nèi)容主要集中于PCB板設(shè)計(jì)。,Allegro的產(chǎn)品系列,,Allegro軟件在15.0版及之前，產(chǎn)品包裝常使用PSD名稱，含義是PCB系統(tǒng)設(shè)計(jì)。 15.2版之后，Allegro 的產(chǎn)品包裝有重新的分類(lèi)及定義。由于自15.2版起強(qiáng)調(diào)的是S-P-B ( Silicon-Package-Board 芯片-封裝-板圖)，所以改稱為SPB。 Allegro根據(jù)不同用戶情況劃分為各種軟件包系列，價(jià)格各不相同，每個(gè)軟件包含有多種軟件。,All

4、egro 14.2版本,14.2版本中最高端的套裝產(chǎn)品稱為PCB Design Expert，它的功能最強(qiáng)，包括高速信號(hào)線的電氣、物理特性的設(shè)定等； 其次，稱為PCB Designer，它除了缺少高速信號(hào)的電氣設(shè)定外，和PCB Design Expert 功能相同；低端產(chǎn)品稱為PCB Studio，它沒(méi)有高速信號(hào)線特性設(shè)定，沒(méi)有加測(cè)試點(diǎn)，不能用公司的skill語(yǔ)言；另外，為用戶需要，又提供了PCB Studio Performance，它是加在Studio上的一個(gè)選擇項(xiàng)，最終能使Studio和PCB Designer功能相同。,表9-1展示15.0版和15.2版部分軟件的對(duì)應(yīng)名稱,Allegr

5、o 15.2版本,Allegro分成200及600系列，200系列是指PCB Design Studio，600系列是指PCB Design Expert。Allegro自己的電路圖設(shè)計(jì)及輸入軟件稱為Concept HDL，合并OrCAD公司后，也使用它的Capture CIS。 SPB 15.5 版的軟件又進(jìn)行了一些互相組合，表9-2是與之前所用名稱的一些對(duì)照。,9.2 Allegro環(huán)境下PCB板設(shè)計(jì)介紹,從整體上看，電路板的設(shè)計(jì)及生產(chǎn)流程一般為： (1) 產(chǎn)品規(guī)格(Specification)設(shè)計(jì)，即“做什么”。此項(xiàng)工 作要根據(jù)市場(chǎng)及用戶要求，考慮具體應(yīng)用設(shè)備，弄清產(chǎn)品目標(biāo)，討論而定。

6、(2) 電子工程師收到電子部分的詳細(xì)規(guī)格說(shuō)明后，設(shè)計(jì)確定電子電路圖及板子外觀尺寸。 (3) 布局工程師與電子工程師合作，根據(jù)詳細(xì)的電子電路圖及板子尺寸規(guī)范，設(shè)計(jì)PCB板圖，最后得到制版文件。 (4) 制版工廠根據(jù)設(shè)計(jì)文件，生產(chǎn)PCB樣板。 (5) 電子工程師收到樣板，安裝元件并調(diào)試。 (6) 驗(yàn)證正確，既可批量生產(chǎn)PCB板；否則，需要修改規(guī)格說(shuō)明或修改布局，重新生成PCB制版文件。,在這過(guò)程中，利用 Allegro進(jìn)行PCB板基本設(shè)計(jì)工作一般要用到下面五個(gè)工具：,(1) Project Manager 項(xiàng)目管理器。 (2) Allegro Design Entry HDL電路原理圖輸入工具，簡(jiǎn)

7、稱為DE HDL。 (3) Allegro PCB Editor布局拉線工具，簡(jiǎn)稱為PCB Editor，用戶利用它擺放器件，產(chǎn)生工藝文件。在使用中，還可應(yīng)用自動(dòng)拉線工具Allegro PCB Router。 (4) Design Sync 板圖設(shè)計(jì)數(shù)據(jù)同步工具，用于DE HDL和PCB Editor間數(shù)據(jù)的傳送和一致性對(duì)照。 (5) Constraint Manager約束管理器，用于定義電氣規(guī)則，可在DE HDL或PCB Editor中啟動(dòng)。,注意：Allegro以前版本與此可能不一致。,9.2.1 預(yù)備工作部分,硬件開(kāi)發(fā)人員根據(jù)規(guī)格要求，使用CIS或是HDL軟件工具繪制、修改線路圖，取得

8、電子設(shè)計(jì)圖。線路圖范例如圖9.1所示。,圖9.1 89C51單片機(jī)擴(kuò)接外部RAM線路圖示例,此例為一個(gè)單片機(jī)(ATMEL公司89C51)外擴(kuò)一片32K8位字節(jié)長(zhǎng)度RAM(NEC公司uPD43256)電路，電路中所用鎖存器為National Semiconductor公司的74HC373。電路板結(jié)構(gòu)外形示例下圖所示：,,Allegro生成文件一般為AutoCAD的DXF文件形式。系統(tǒng)提供有封裝零件庫(kù)，但對(duì)于庫(kù)內(nèi)找不到的特殊零件，其封裝往往需要開(kāi)發(fā)人員根據(jù)有關(guān)資料自己構(gòu)建設(shè)計(jì)，兩者綜合而形成下一步設(shè)計(jì)PCB板的工作中要使用的封裝零件庫(kù)。 以Design Entry CIS為例，可以將該零件所對(duì)應(yīng)的

9、封裝填入PCB Footprint Property 中。系統(tǒng)在處理信號(hào)網(wǎng)絡(luò)表(netlist)時(shí)，會(huì)從PCB Footprint Property 取得設(shè)計(jì)電路板所需的封裝資料。 使用Design Entry CIS或Design Entry HDL繪制并修改好的線路圖，經(jīng)檢查無(wú)誤后，就可以產(chǎn)生用于Allegro制版的訊號(hào)節(jié)點(diǎn)表文件(netlist files)。,9.2.2 PCB設(shè)計(jì)部分,此為電路板設(shè)計(jì)流程中最重要的環(huán)節(jié)，在PCB Editor中完成。一般而言，要做的工作有： (1) 讀取電子電路/PCB板外形結(jié)構(gòu)設(shè)計(jì)數(shù)據(jù)資料。 (2) 擺放零件。 (3) 拉線/擺放測(cè)試點(diǎn)。,可通過(guò)菜單

10、項(xiàng)FileImportDXF讀入PCB板外形結(jié)構(gòu)設(shè)計(jì)數(shù)據(jù)。 可通過(guò)菜單項(xiàng)FileImportLogic讀入Design Entry CIS或Design Entry HDL或第三方類(lèi)型電路板設(shè)計(jì)數(shù)據(jù)。 可通過(guò)菜單項(xiàng)FileImportPADS或PCAD讀入此兩種格式的電路板焊盤(pán)數(shù)據(jù)文件。還有其他一些Import選擇項(xiàng)。,讀取電子電路/PCB板外形結(jié)構(gòu)設(shè)計(jì)數(shù)據(jù)資料,用戶可以根據(jù)線路圖所產(chǎn)生的BOM文件，取得用于PCB板擺放元件(Layout)時(shí)所需要的零件(在Layout中所需要的零件稱為Symbol)封裝(Foot print)資料。若該零件不在現(xiàn)有的Layout 零件庫(kù)內(nèi)，則需要根據(jù)該零件之

11、封裝資料，建立該新的Layout零件。 提示：對(duì)照而言，畫(huà)線路圖時(shí)所使用到的零件稱為Part，其外形封裝稱為Package。,讀取電子電路/PCB板外形結(jié)構(gòu)設(shè)計(jì)數(shù)據(jù)資料。,一般先擺放確定位置的零件，如固定螺絲孔等。 隨后按照主次先放重要零件， 最后放次要零件。 擺放過(guò)程中，還要考慮電路圖中各級(jí)零件的前后次序，以免拉線不合理或拉線過(guò)長(zhǎng)。,擺放零件,在拉線之前，一般已輸入拉線規(guī)則，如線寬、安全線距以及線長(zhǎng)等，系統(tǒng)可以利用它自動(dòng)檢測(cè)。 拉線可分為人工拉線和自動(dòng)拉線。 人工拉線比較費(fèi)事，如果設(shè)計(jì)人員技術(shù)水平足夠，效果應(yīng)該不錯(cuò)。 自動(dòng)拉線要利用Auto Router拉線軟件，效果不一定很好，有可能導(dǎo)致結(jié)

12、果為多層板，使用過(guò)多的過(guò)孔，經(jīng)常要利用人工進(jìn)行再修改。拉線完畢后，經(jīng)常需要在各條信號(hào)線上安放測(cè)試點(diǎn)，以備將來(lái)檢測(cè)板子之用。最后，對(duì)于設(shè)計(jì)的板子，還要人工進(jìn)行修板，例如，將90轉(zhuǎn)折線改為45、線條拉直等。,拉線/擺放測(cè)試點(diǎn),9.2.3 PCB設(shè)計(jì)的后處理部分,有3項(xiàng)工作： (1) 文字面處理 (2) 底片處理 (3) 報(bào)表處理,文字面處理,第一部分為零件序號(hào)重排(Rename)。由于設(shè)計(jì)出的電路板上的零件序號(hào)(RefDes，即Reference Designator)是線路圖上的序號(hào)，與這些零件在電路板上的位置無(wú)關(guān)，為了使工程師能根據(jù)零件序號(hào)快速地找到某個(gè)零件，可以按照零件在電路板上的位置，依順

13、序重排它們的序號(hào)；而重排后的新零件序號(hào)要傳回電子線路圖并加以修改，以使線路圖與電路板的數(shù)據(jù)保持一致。這種回傳的動(dòng)作稱為Back Annotation(反標(biāo))。 第二部分為整理文字層面。主要整理的內(nèi)容為：將零件以外的相關(guān)信息加入文字層面(Silkscreen Layer)，例如：公司名、板子名和編號(hào)以及版本等信息。調(diào)整這些文字方向，以便辨認(rèn)。重放零件序號(hào)位置，以免被零件擋住或者被過(guò)孔截掉。,底片處理,底片處理分為5類(lèi)，是PCB生產(chǎn)工序所需的最終資料。 走線層。給出各層走線圖形。底片圖的數(shù)量根據(jù)走線層數(shù)而定。多層情況下，有：面層TOP、底層BOTTOM、電源層VCC、地線層GND、中間層IN等。

14、絲印文字層。只有表面一層底片。給出零件編號(hào)、極性、方向等，便于安裝檢查和調(diào)試。 阻焊層。為保證焊接質(zhì)量，防止誤焊，避免氧化，要在板上無(wú)需焊接的部位涂敷防焊材料。本類(lèi)底片圖形給出相應(yīng)形狀，有底和面上2層，即MASK_TOP和MASK_BOT。 涂錫層 (Pastemask Layer)。最后的組裝工廠在往電路板上放置表面貼裝SMD零件之前，均要求SMD零件的焊盤(pán)PAD上面要有一層焊錫。此底片圖給出相應(yīng)的需焊錫部位尺寸。在生產(chǎn)PCB板時(shí)，需要利用此底片。只有正面1層，即PAST_TOP。 鉆孔圖(Drill Map)。提供電路板工廠作為鉆孔的參考依據(jù)，底片圖名DRILL。底片文件均采用Gerber

15、公司格式，常稱為Gerber文件，也有稱其為Artwork文件。,報(bào)表處理,產(chǎn)生該電路板相關(guān)的報(bào)表，提供給后續(xù)的工廠作業(yè)人員在工作上必要的信息，目前常用的報(bào)表有下列4 種： 零件列表(Bill Of Material Report)。 零件坐標(biāo)列表(Component Location Report)。 訊號(hào)節(jié)點(diǎn)列表(Net List Report)。 測(cè)試點(diǎn)列表 (Testpin Report)。,9.3 Allegro使用的文件類(lèi)型與項(xiàng)目目錄,(1) 用于記錄運(yùn)行信息 (2) 與具體正在設(shè)計(jì)的PCB板有關(guān)的文件 (3) 支持的報(bào)告文件和輸入/輸出文件類(lèi)型,用于記錄運(yùn)行信息,具體正在設(shè)計(jì)的P

16、CB板有關(guān)的文件,支持的報(bào)告文件和輸入/輸出文件類(lèi)型,項(xiàng)目目錄,,設(shè)計(jì)每個(gè)線路板都可以有自己的項(xiàng)目目錄，項(xiàng)目目錄內(nèi)含有兩個(gè)setup文件。當(dāng)啟動(dòng)程序，例如Project Manager，開(kāi)始一個(gè)新項(xiàng)目時(shí)，系統(tǒng)運(yùn)行互動(dòng)式Wizard，生成這兩個(gè)文件。分別為： (1) .cpm 啟動(dòng)新項(xiàng)目時(shí)，Wizard會(huì)要求使用者輸入項(xiàng)目名稱。項(xiàng)目名稱只能使用小寫(xiě)字母和下劃線。項(xiàng)目名稱加上后綴.cpm成為項(xiàng)目文件名稱。項(xiàng)目文件含有該項(xiàng)目各個(gè)設(shè)計(jì)(design)的名稱，以及設(shè)計(jì)和零件庫(kù)文件搜索列表。 (2) cds.lib 含有對(duì)應(yīng)的.cpm庫(kù)文件入口。這些庫(kù)文件要先在cds.lib中定義，然后才能加入到cpm搜

17、索列表中。cds.lib中的設(shè)計(jì)數(shù)據(jù)庫(kù)文件入口分為兩部分：名稱及其在文件系統(tǒng)中所處的位置。,項(xiàng)目目錄安排,,每個(gè)項(xiàng)目之下均可含有多個(gè)設(shè)計(jì)，又稱為項(xiàng)目組成部件，它們往往對(duì)應(yīng)于項(xiàng)目中的多個(gè)小系統(tǒng)。如圖9.3所示中只列出一個(gè)設(shè)計(jì)Micro_Controller。該設(shè)計(jì)目錄下面安排相應(yīng)的全部視圖文件。項(xiàng)目視圖即為該項(xiàng)目所有的數(shù)據(jù)文件。例如，其下的sch_1子目錄含有該設(shè)計(jì)所有輸入的電路圖，sym_1子目錄含有該設(shè)計(jì)所有的圖形符號(hào)，packaged子目錄含有所有打包后的文件等。,9.4 使用項(xiàng)目管理器Project Manager,項(xiàng)目管理器的任務(wù)主要為： (1) 建立或打開(kāi)一個(gè)設(shè)計(jì)項(xiàng)目。 (2) 啟動(dòng)

18、設(shè)計(jì)工具。 (3) 在設(shè)計(jì)工具間進(jìn)行數(shù)據(jù)信息流通。 (4) 設(shè)置設(shè)計(jì)項(xiàng)目。它支持?jǐn)?shù)據(jù)管理(DM)型開(kāi)發(fā)項(xiàng)目，DM型項(xiàng)目允許多人合作開(kāi)發(fā)，即，在設(shè)計(jì)電路板時(shí)，同時(shí)維護(hù)開(kāi)發(fā)數(shù)據(jù)庫(kù)。,9.4.1 項(xiàng)目管理器用戶界面,,在Windows下，選定Allegro SPB 15.5的Project Manager后，啟動(dòng)畫(huà)面如圖9.4所示。在此對(duì)話框中，選擇某系列，例如Design Entry HDL 230，然后單擊OK按鈕，進(jìn)入如圖9.5所示的窗口。為簡(jiǎn)單起見(jiàn)，書(shū)中以后將Design Entry簡(jiǎn)寫(xiě)為DE。,其中視圖部分有三個(gè)按鈕，分別為Create Design Project(建立一個(gè)設(shè)計(jì)項(xiàng)目)，C

19、reate Library Project(建立一個(gè)庫(kù)項(xiàng)目)，或Open Project(打開(kāi)一個(gè)項(xiàng)目)。如果單擊Create Design Project，系統(tǒng)將給出Wizard，進(jìn)行新項(xiàng)目建立工作；如果單擊Open Project項(xiàng)目，系統(tǒng)將激活該已存在項(xiàng)目，以便開(kāi)展工作。 單擊Open Project，系統(tǒng)給出提示，指導(dǎo)建立工作，界面如圖9.6至圖9.9所示。,9.4.1 項(xiàng)目管理器用戶界面,單擊Create Library Project，系統(tǒng)給出提示，指導(dǎo)建立工作，界面如圖9.10至圖9.13所示。,,,,,設(shè)定完畢后，根據(jù)系統(tǒng)上次退出時(shí)的設(shè)置，窗口將變?yōu)閹?kù)項(xiàng)目工作窗口如圖9.14所

20、示或設(shè)計(jì)項(xiàng)目工作窗口如圖9.15所示，開(kāi)發(fā)人員可以開(kāi)始有關(guān)設(shè)計(jì)工作。如果需要在此兩窗口間切換，可選擇菜單項(xiàng)FlowsBoard Design或FlowsLibrary Management。,,如圖9.14所示的窗口視圖部分給出了一個(gè)庫(kù)項(xiàng)目工作可能需要的基本流程。分別為： (1) Import：導(dǎo)入，從別處輸入庫(kù)數(shù)據(jù)。 (2) Part Developer：電路圖中部件設(shè)計(jì)。 (3) Edit Simulation Views：編輯模擬仿真。 (4) PCB Symbol Edit：擺放零件編輯。 (5) Verify：驗(yàn)證。 (6) Export：導(dǎo)出。,圖9.14 項(xiàng)目管理器設(shè)定后的庫(kù)項(xiàng)目

21、界面,,如圖9.15所示的窗口視圖部分給出了設(shè)計(jì)一塊電路板所需要的基本流程。分別為： (1) Design Entry：?jiǎn)螕舸税粹o，進(jìn)入原理圖輸入工作。 (2) Design Sync：DE電路圖與制版之間數(shù)據(jù)轉(zhuǎn)換和一致性比對(duì)。單擊此按鈕，將出現(xiàn)一個(gè)下拉菜單，允許數(shù)據(jù)導(dǎo)入導(dǎo)出PCB Editor或比對(duì)。 (3) Layout：?jiǎn)螕舸税粹o，進(jìn)入PCB Editor，進(jìn)行元器件擺放和布線工作。 (4) Floor Planner：?jiǎn)螕舸税粹o，進(jìn)入高速線路板設(shè)計(jì)和仿真界面。,Setup用于參數(shù)設(shè)置。單擊，顯示如圖9.16所示,9.4.2 項(xiàng)目管理器菜單和工具欄項(xiàng)目管理器菜單,菜單欄下面是工具欄Too

22、l Bar，工具欄中的按鈕與菜單項(xiàng)一一對(duì)應(yīng)。當(dāng)使用鼠標(biāo)指向某個(gè)工具按鈕時(shí)，窗口最下部的狀態(tài)欄Status Bar中將給出相應(yīng)的菜單項(xiàng)名稱?？墒褂貌藛雾?xiàng)View - Tool Bar或Status Bar開(kāi)閉工具欄和狀態(tài)欄。,Project Manager 菜單項(xiàng)一些主要內(nèi)容：,菜單項(xiàng)File下各子項(xiàng) 菜單項(xiàng)View下面各子項(xiàng) Tools各項(xiàng) Flows項(xiàng)內(nèi)有三個(gè)子項(xiàng) Options-Customize項(xiàng),菜單項(xiàng)File下各子項(xiàng),(1) Allegro各系列軟件之間很容易切換，在這里，可單擊菜單項(xiàng)FileChange Product來(lái)完成切換。 (2) FileFile Viewer：將可以查看

23、具體某個(gè)文件，例如 log文件的文本。 (3) 想將某個(gè)項(xiàng)目裝入Project Manager作為當(dāng)前打開(kāi)項(xiàng)目，或者將當(dāng)前項(xiàng)目存放，可用菜單項(xiàng)FileImport或Outport導(dǎo)入或?qū)С鲰?xiàng)目文件。 (4) FileOpen，Close，與視圖按鈕對(duì)應(yīng)，用于打開(kāi)或關(guān)閉項(xiàng)目。New用于新建一個(gè)設(shè)計(jì)項(xiàng)目和設(shè)計(jì)數(shù)據(jù)庫(kù)，一個(gè)設(shè)計(jì)項(xiàng)目可包含多個(gè)設(shè)計(jì)和設(shè)計(jì)數(shù)據(jù)庫(kù)。 (5) FileImport IFF：裝入一個(gè)IFF格式的電路到Design Entry HDL。,菜單項(xiàng)View下面各子項(xiàng),ViewHide Flow：可以從主窗口切換至如圖9.17所示工具條，該工具條固定置于Windows桌面最頂端，類(lèi)似于

24、一個(gè)設(shè)計(jì)工作臺(tái)，便于用戶進(jìn)行項(xiàng)目管理工作，其中各按鈕與如圖9.14或圖9.15所示中工具(Tools)菜單項(xiàng)中各主要子項(xiàng)有對(duì)應(yīng)關(guān)系；單擊如圖9.17所示工具條中最右邊的按鈕返回主窗口如圖9.14或圖9.15所示。 圖9.17 Windows桌面Project Manager工具欄 (2) ViewProject Settings：列出項(xiàng)目各種設(shè)置。有多個(gè)子項(xiàng)。 (3) ViewProject Libraries：列出項(xiàng)目所用各類(lèi)。 (4) ViewRunning Tools：列出當(dāng)前項(xiàng)目正在運(yùn)行的各種工具(做何事)。,Tools各項(xiàng),Library Tools子菜單：設(shè)計(jì)數(shù)據(jù)庫(kù)使用的工具，有多

25、個(gè)子項(xiàng)，可以設(shè)置與編輯修改模板；搜索原理圖使用的零件數(shù)據(jù)；打開(kāi)原理圖庫(kù)開(kāi)發(fā)管理窗口；可以將Capture庫(kù)內(nèi)容或XML文件裝入Design Entry HDL或相反；建立和編輯原理圖使用的零件數(shù)據(jù)等。 Variant Editor：用于建立和管理互相間有較少差異的設(shè)計(jì)系統(tǒng)。 Programmable IC：可編程器件使用工具。 CRefer：交叉引用工具。所謂交叉引用，指在繪制電路圖時(shí)，如果線路復(fù)雜，較難追蹤信號(hào)。這種情況尤其發(fā)生在多電路板時(shí)，此時(shí)可以使用它預(yù)先設(shè)置一些參數(shù)，以便尋找到信號(hào)去向或來(lái)源。 Rules Checker：Design Entry HDL 中使用的規(guī)則核對(duì)工具。 Hie

26、rarchy Editor：使用一張表或樹(shù)的形式來(lái)查看某設(shè)計(jì)的各層。 Setup：是一個(gè)綜合界面，用于Allegro各軟件的參數(shù)設(shè)置。 PCB Editor：進(jìn)入元件布局和拉線，開(kāi)始制版。 Design Entry HDL：進(jìn)入電路原理圖輸入工作。 SI：進(jìn)入SI。SI是Allegro的高速電路系統(tǒng)級(jí)和板級(jí)設(shè)計(jì)環(huán)境，它包含SI Design Editor，SigXplorer以及Timing Spread Sheet三部分。 Design Sync：進(jìn)入電路圖與制版數(shù)據(jù)同步校核。Design Sync用于打包所設(shè)計(jì)的電路圖并可以創(chuàng)建Allegro信號(hào)網(wǎng)表文件，以備PCB Editor使用。其下

27、有三個(gè)子項(xiàng)：其中，Export Physical可將信號(hào)網(wǎng)表裝入PCB Editor；Import Physical可將數(shù)據(jù)從PCB Editor取回，完成backannotate操作；Design Differences選項(xiàng)用于比照電路圖和PCB板，使兩者一致。還可以從DesignEntryHDL中啟動(dòng)Design Sync工具項(xiàng)。 Simulate，啟動(dòng)仿真界面。,Flows項(xiàng)內(nèi)有三個(gè)子項(xiàng),當(dāng)用戶分別選擇其中Board Design(電路板設(shè)計(jì))，Library Management(庫(kù)管理)，Programmable IC(可編程器件)時(shí)，窗口的視圖部分也分別出現(xiàn)相應(yīng)的工作流圖，相當(dāng)于工

28、作指南，用戶可按流程圖上標(biāo)明的按鈕，按序完成工作。與Tools菜單項(xiàng)下的Programmable IC(可編程器件使用工具)子菜單項(xiàng)配合，Programmable IC用于進(jìn)行可編程器件的一些設(shè)計(jì)工作,Options-Customize項(xiàng),用于客戶自行訂制Project Manager。即針對(duì)開(kāi)發(fā)人員開(kāi)發(fā)的每個(gè)具體項(xiàng)目，定制所需Project Manager。所謂定制，指Project Manager顯示不同的工具條以及工作流圖界面，以便具體開(kāi)發(fā)人員工作。,9.5 系統(tǒng)環(huán)境要求和安裝,9.5.1 系統(tǒng)環(huán)境要求 至少：Intel Pentium II及兼容CPU(300 MHz及以上)；256

29、MB物理存儲(chǔ)器；2 GB HD；300 MB虛擬存儲(chǔ)；800像素600像素SVGA卡32，768色。 推薦：Intel Pentium III及兼容CPU(900 MHz及以上)；512 MB物理存儲(chǔ)器；10 GB HD；500 MB虛擬存儲(chǔ)；1280像素1024像素真彩圖像卡。 注意：對(duì)于產(chǎn)品SI 620(PA7620)及產(chǎn)品Designer 620(PA6620)的系統(tǒng)要求為：至少I(mǎi)ntel Pentium III (1 GHz CPU)；1GB RAM；3GB交換空間；2GB可用硬盤(pán)空間。 9.5.2 安裝 安裝完Allegro系統(tǒng)之后，還要設(shè)置Windows環(huán)境變量，可在Windows

30、桌面環(huán)境下運(yùn)行本機(jī)的Start |【設(shè)置】|【控制面板】|【系統(tǒng)】|【高級(jí)】|【環(huán)境變量】來(lái)完成，關(guān)聯(lián)環(huán)境變量有LM_ LICENCE_FILE、HOME以及CHDL_LIB_INST_DIR等，有些需要用戶設(shè)置，有些在安裝中已通過(guò)輸入信息的方式加以設(shè)置。 Windows系統(tǒng)變量HOME的值為Allegro在計(jì)算機(jī)中的工作目錄路徑，LM_LICENCE_ FILE變量表明Licence文件所在目錄路徑。,9.6 小 結(jié),本章開(kāi)始部分介紹了Cadence公司的Allegro軟件的整體情況及相應(yīng)沿革。隨后，又介紹了本部分?jǐn)⑹鲋械囊粋€(gè)實(shí)例所用的各個(gè)零件的尺寸數(shù)據(jù)及引腳電路圖，以備后面章節(jié)利用。所用的文件類(lèi)型和工作目錄等是學(xué)生在學(xué)習(xí)中一定要了解的，所以也必須加以簡(jiǎn)介。本章后半部分是為正式使用Allegro進(jìn)行PCB板設(shè)計(jì)開(kāi)發(fā)作準(zhǔn)備，主要是項(xiàng)目管理器Project Manager。,1. Allegro軟件的特點(diǎn)有哪些？其文件系統(tǒng)中文件種類(lèi)大約有哪些？ 2. 盡可能地給出Cadence公司的EDA軟件種類(lèi)以及互相關(guān)系。 3. 項(xiàng)目管理器有何作用？其界面下的菜單項(xiàng)和工具條的作用大概有哪些？ 4. 給出設(shè)計(jì)任務(wù)后，要考慮哪些電路、元件以及板子的因素？ 5. PCB板的設(shè)計(jì)順序一般是什么？,9.7 習(xí) 題,