《模電數(shù)電電子課設報告》由會員分享，可在線閱讀，更多相關《模電數(shù)電電子課設報告（9頁珍藏版）》請在裝配圖網(wǎng)上搜索。
1、
電子課程設計
第7題FET場效應管輸出特性圖示儀
姓名：董文亮
學號：3160503013
班級：電子信息工程1601
1.設計要求
1．1基本要求
1.1.1設計一可控恒壓源電路，可輸出0~5V電壓。
1.1.2設計一手動控制電路，每按一次鍵恒壓源逐個循環(huán)輸出不同等級的電壓：0V - 0.5V – 1V – 1.5V – 2V – 2.5V – 3V – 3.5V – 4V - 4.5V - 5V – 0V
1.1.3設計一自動控制電路，使電路自動循環(huán)輸出上述電壓等級，每10ms改變一次
2、電壓輸出；
1.1.4設計一三角波振蕩電路，頻率100Hz；
1.2提高要求
1.2.1增加電壓輸出的等級；
1.2.2利用階梯電壓作為Ugs，三角波為Uds，保證兩信號同步，利用運放構(gòu)成流壓變換電路，為FET的源極提供虛地，并將Is變?yōu)檩敵鲭妷?，用軟件提供的示波器為顯示，構(gòu)成FET輸出特性圖示儀。
1.3限制
1.3.1不得使用理想運放、二極管、三極管、場效應管；
1.3.2不得使用繼電器；
1.3.3負載電阻一端接地；
2.總體方案設計
2.1方案選擇
方案一：
矩形波發(fā)生電路，它由反相輸入的滯回比較器和RC電路組成。因為方波電壓只有兩種狀態(tài)，不是高電平，就
3、是低電平，所以電壓比較器是它的重要組成部分；因為產(chǎn)生振蕩，就是要求輸出的兩種狀態(tài)自動地相互轉(zhuǎn)換，所以電路中必須引入反饋。RC回路既作為延遲環(huán)節(jié)，又作為反饋網(wǎng)絡，通過RC充放電實現(xiàn)輸出狀態(tài)的自動轉(zhuǎn)換。對方波進行積分即可得到三角波，因為不需要負的三角波所以用一個加法電路，將三角波上移至約等于0V
方案二：
第一級采用的RC自激諧振回路生成一個正弦波，第二級采用穩(wěn)壓管將正弦波變換成方波。
方案三：
電阻網(wǎng)絡即四個分別成比例的電阻，分別串接計數(shù)器的QA——QD的輸出。計數(shù)器每個高低電平的不同狀態(tài)，通過電阻分壓可形成階梯波。
方案四：
單元電路不同方案的混合，在此不再贅述
4、。
方案五：
四個電源分別為0.5V，1V，2V，4V。計數(shù)器控制雙向模擬開關的使能，四個電源為輸入，模擬開關輸出需分別接幾個電阻調(diào)節(jié)輸出電流大小，再后接兩個反相器進行流壓變換，最后作為階梯波輸入到FET的柵極。
方案六：
單元電路不同方案的混合，在此不再贅述。
方案七：
該方案為選擇的方案，下面會進行詳細描述。
2.2方案選擇
最終選擇了方案七，該方案的總體框圖如上，多諧振蕩器輸出100HZ矩形波，且其TRI端輸出與矩形波同步的三角波，為了將三角波的信號取出且不被干擾，后面加了一個電壓跟隨器，在運用加法器調(diào)整三角波的上下幅值。同時矩形波的信
5、號作為計數(shù)器的輸入脈沖，每次捕獲上升沿是進行一次計數(shù)。計數(shù)的輸出信號作為DA轉(zhuǎn)換器Q1——Q4的輸入，通過對輸入的數(shù)字信號的轉(zhuǎn)換，輸出為實際的模擬電壓，每次計數(shù)，電壓會上升約0.02V，為達到較大的電壓階梯變化，需對該電壓進行放大，所以后接一個放大電路，實際放大的倍數(shù)可以自行選擇。三角波作為FET漏極的輸入，階梯波作為柵極的輸入，通過反相器將源極電流輸出為電壓，此時電壓為負，為得到較好看的波形，輸出電壓最好為正，所以后再接一個反相器。最后利用虛擬示波器，分別接輸入到FET漏極的三角波和經(jīng)流壓變換后的源極電壓，按下示波器的【B/A】按鈕就可以看到FET的輸出特性圖示。
3.單元電路設計
6、3.1 矩形波電路設計
電路設計如圖1所示：
圖1 矩形波電路
多諧振蕩器主要是由555定時器組成，其選型沒有太大要求，用VCC５V供電，C2電容是為了防止引入干擾，C１為定時電容，配合R１和R2的取值可確定周期T的大小，公式為T=T1+T2=0.7(R1+2*R2)C1。因為周期要求為100ms,假定C1為1uf*R2=10*R1,所以R1取687Ω,R2取6780Ω,仿真顯示周期約等于100ms，滿足要求。
3.2 三角波電路設計
電路設計如圖2所示：
圖2 三角波電路
運放的選型此次設計統(tǒng)一使用TL082CD，正負12V供電。第一級為電壓跟隨
7、器，為將UI電壓進行跟隨且放大，Uo2=（1+R4/R5）*UI=Au1*UI,R5=R4=1kΩ時即將跟隨電壓放大了一倍，R3為平衡電阻，減小失調(diào)參數(shù)影響，選取1kohm較為合適。第二級為差動輸入的減法電路，為了將三角波電路的波谷值調(diào)到0V左右，使特性方程波形繪制時較為美觀。當R8=R9,R6=R7時，滿足公式：Uo2=R8/R6(Uo1-V1)。經(jīng)仿真測試，UI的波谷為1.677V經(jīng)第一級放大后，波谷為3.354V，所以選取V1=3.35V較為合適，再調(diào)整R8=2.2kΩ，調(diào)整波形幅度較為合適，后期也會因為FET特性對V1取值和R8再進行調(diào)整.
3.3 階梯波電路設計
電路設計如圖3
8、所示：
圖3 階梯波電路
計數(shù)器選擇的時十六進制的74163N，主要為了輸出較多的電壓等級而特意選擇了十六進制的計數(shù)器。DA轉(zhuǎn)換器選擇的時八位的VDAC8，因為對于階梯電壓的階梯精度不高，八位轉(zhuǎn)換就足夠了。每次上升沿來臨時，計數(shù)器進行一次計數(shù)，由于DA轉(zhuǎn)換器的性質(zhì)，每次計數(shù)DA轉(zhuǎn)換器值+2，每份=5/255，每次計數(shù)電壓值增加2/51，根據(jù)要求，階梯為0.5V，則需要放大0.5*51/2，所以最后一級的放大電路根據(jù)公式：Uo4=(1+R11/R10)*Uo3, 增益Au2=1+R11/R10=12.75,假定R10=1KΩ，則R5=11.75KΩ,根據(jù)仿真，微調(diào)至11.8KΩ時每次階梯
9、為0.5V。
3.4 FET特性圖示儀電路設計
電路設計如圖4所示：
圖4 FET特性圖示儀電路
柵極為階梯波輸入，漏極為三角波輸入，源極輸出Is，對Is進行流壓變換，使用的反相器，源極滿足虛地要求。反向比例輸入運算電路公式：Is=UI/R13,Au3=Uo5/UI=-R15/R13,取增益為1，所以假定R15=1kΩ,則R13=1kΩ，但此時輸出電壓與輸入電壓相反，為使輸入波形較為好看，選擇再加一個相同的反相器，Uo6=-Uo5,R14和R16為平衡電阻。再通過虛擬示波器觀察三角波輸入和Uo6的輸出即可。
4.測試結(jié)果
4.1 三角波測試
測試結(jié)果如圖5所示：
圖
10、5 三角波測試波形
三角波的頻率約為100Hz，波峰約為9.127V,波谷約為1.945V。
4.2 階梯波測試波形
測試結(jié)果如圖6所示：
圖6 階梯波測試波形
階梯波為16個階梯，每個階梯，頻率為100Hz幅度約為117.182mV, 最低電壓約為0V，最高電壓約為1.758V。
4.3 FET特性圖示儀測試波形
圖7 FET特性圖示儀測試波形
該FET特性曲線共16條，經(jīng)過上下左右的移動，如圖7所示，較好的顯示了FET的特性曲線。
4.4 總電路設計電路如圖8所示：
圖8 總電路設計電路
各項功能均已成功，各項功能實測結(jié)果如上所示。其中三角波幅度從1.945—9.27V；階梯波階梯高度為117mV，階梯等級為16個；特性圖示正常，符合場效應管特性。
5.總結(jié)
本次課程設計完成了FET輸出特性圖示儀的電路設計，采用了多諧振蕩器作為矩形波和三角波的發(fā)生電路，計數(shù)器和DA轉(zhuǎn)換器等作為階梯波的發(fā)生電路，以TL082CD運放為核心器件，以LM555CM定時器，７４１６３Ｎ計數(shù)器，ＶＤＡＣ８轉(zhuǎn)換器為波形的發(fā)生器件，利用虛擬示波器作為波形的主要觀察手段。所設計電路可實現(xiàn)對JFET和MOSFET等FET的輸出特性觀察，輸出波形較優(yōu)，沒有明顯的毛刺和突變，性能良好。
模電數(shù)電電子課設報告
