《可編程只讀存儲器PROM和可編程邏輯陣列PLA》由會員分享，可在線閱讀，更多相關(guān)《可編程只讀存儲器PROM和可編程邏輯陣列PLA（2頁珍藏版）》請在裝配圖網(wǎng)上搜索。
1、本文格式為Word版，下載可任意編輯
可編程只讀存儲器PROM和可編程邏輯陣列PLA
一、可編程只讀存儲器PROM
PROM的結(jié)構(gòu)是與陣列固定、或陣列可編程的PLD器件，對于有大量輸入信號的PROM，比較適合作為存儲器來存放數(shù)據(jù)，它在計算機系統(tǒng)和數(shù)據(jù)自動掌握等方面起著重要的作用。對于較少的輸入信號組成的與陣列固定、或陣列可編程的器件中，也可以很便利地實現(xiàn)任意組合規(guī)律函數(shù)。
例1： 下圖是一個8（字線）×4（數(shù)據(jù)）的存儲器數(shù)據(jù)陣列圖。
將左圖地址擴(kuò)展成n條地址線，n位地址碼可尋址2n個信息單元，產(chǎn)生字線為2n條，其輸出若是m位，則存儲器的總?cè)萘课?n×m位。
2、
若當(dāng)EPROM2716的容量不能滿意使用要求，且僅有2716芯片時，可用多片并聯(lián)來擴(kuò)展地址線和數(shù)據(jù)線。下圖是將2片2716擴(kuò)展成2048×16的數(shù)據(jù)位進(jìn)行擴(kuò)展連接示意圖。
從組合電路角度來看:
例2：試用適當(dāng)容量的PROM實現(xiàn)兩個兩位二進(jìn)制數(shù)比較的比較器。
（1）兩個兩位二進(jìn)制數(shù)分別為A1A0和B1B0，當(dāng)A1A0大于B1B0時，F(xiàn)1＝1，A1A0等于B1B0時，F(xiàn)2＝1，A1A0小于B1B0時，F(xiàn)3＝1，下表給出了兩位二進(jìn)制和比較結(jié)果的輸入輸出對比表，
二、可編程規(guī)律陣列PLA 可編程規(guī)律陣列PLA和PRO
3、M相比之下，有如下特點：
（一）PROM是與陣列固定、或陣列可編程，而PLA是與和或陣列全可編程。
（二）PROM與陣列是全譯碼的形式，而PLA是依據(jù)需要產(chǎn)生乘積項，從而減小了陣列的規(guī)模。
（三）PROM實現(xiàn)的規(guī)律函數(shù)采納最小項表達(dá)式來描述；而用PLA實現(xiàn)規(guī)律函數(shù)時，運用簡化后的最簡與或式，即由與陣列構(gòu)成乘積項，依據(jù)規(guī)律函數(shù)由或陣列實現(xiàn)相應(yīng)乘積項的或運算。
（四）在PLA中，對多輸入、多輸出的規(guī)律函數(shù)可以利用公共的與項，因而，提高了陣列的利用率。
（2）轉(zhuǎn)換器有四個輸入信號，化簡后需用到7個不同的乘積項，組成4 個輸出函數(shù)，故選用四輸入的7×4PLA實現(xiàn)，下圖是四位自然二進(jìn)制碼轉(zhuǎn)換為四位格雷碼轉(zhuǎn)換器PLA陣列圖。
右圖僅用了七個乘積項，比PROM全譯碼少用9個，實現(xiàn)的規(guī)律功能是一樣的。從而降低了芯片的面積，提高了芯片的利用率，所以用它來實現(xiàn)多輸入、多輸出的簡單規(guī)律函數(shù)較PROM有優(yōu)越之處。PLA除了能實現(xiàn)各種組合電路外，還可以在或陣列之后接入觸發(fā)器組，作為反饋輸入信號，實現(xiàn)時序規(guī)律電路。
第 2 頁 共 2 頁
可編程只讀存儲器PROM和可編程邏輯陣列PLA
