模電數(shù)電面試知識.doc
《模電數(shù)電面試知識.doc》由會員分享,可在線閱讀,更多相關(guān)《模電數(shù)電面試知識.doc(15頁珍藏版)》請?jiān)谘b配圖網(wǎng)上搜索。
電路與系統(tǒng)復(fù)試專題 模擬電路 1.有源濾波器和無源濾波器的區(qū)別 答:無源濾波器:這種電路主要有無源元件R、L和C組成 有源濾波器:集成運(yùn)放和R、C組成。具有不用電感、體積小、重量輕等優(yōu)點(diǎn)。 集成運(yùn)放的開環(huán)電壓增益和輸入阻抗均很高,輸出電阻小,構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運(yùn)放帶寬有限,所以目前的有源濾波電路的工作頻率難以做得很高。 2.什么是負(fù)載 ?什么是帶負(fù)載能力? 答:把電能轉(zhuǎn)換成其他形式的能的裝置叫做負(fù)載。對于不同的負(fù)載,電路輸出特性(輸出電壓,輸出電流)幾乎不受影響,不會因?yàn)樨?fù)載的劇烈變化而變,這就是所謂的帶載能力 3.什么是輸入電阻和輸出電阻 ? 答:在獨(dú)立源不作用(電壓源短路,電流源開路)的情況下,由端口看入,電路可用一個(gè)電阻元件來等效。這個(gè)等效電阻稱為該電路的輸入電阻。從放大電路輸出端看進(jìn)去的等效內(nèi)阻稱為輸出電阻Ro。 4.什么叫差模信號?什么叫共模信號? 答:兩個(gè)大小相等、極性相反的一對信號稱為差模信號。差動放大電路輸入差模信號(uil =-ui2)時(shí),稱為差模輸入。兩個(gè)大小相等、極性相同的一對信號稱為共模信號。差動放大電路輸入共模信號(uil =ui2)時(shí),稱為共模輸入。在差動放大器中,有用信號以差模形式輸入,干擾信號用共模形式輸入,那么干擾信號將被抑制的很小。 5.怎樣理解阻抗匹配? 答:阻抗匹配是指信號源或者傳輸線跟負(fù)載之間的一種合適的搭配方式。阻抗匹配分為低頻和高頻兩種情況討論。 低頻:當(dāng)負(fù)載電阻跟信號源內(nèi)阻相等時(shí),負(fù)載可獲得最大輸出功率,這就是我們常說的阻抗匹配之一。對于純電阻電路,此結(jié)論同樣適用于低頻電路及高頻電路。當(dāng)交流電路中含有容性或感性阻抗時(shí),結(jié)論有所改變,就是需要信號源與負(fù)載阻抗的的實(shí)部相等,虛部互為相反數(shù),這叫做共扼匹配。 在高頻電路中:如果傳輸線的特征阻抗跟負(fù)載阻抗不相等(即不匹配)時(shí),在負(fù)載端就會產(chǎn)生反射。為了不產(chǎn)生反射,負(fù)載阻抗跟傳輸線的特征阻抗應(yīng)該相等,這就是傳輸線的阻抗匹配。 6. 解釋電流偏置的產(chǎn)生電路。 答:偏置電路:以常用的共射放大電路說吧,主流是從發(fā)射極到集電極的IC,偏流就是從發(fā)射極到基極的IB。相對與主電路而言,為基極提供電流的電路就是所謂的偏置電路。偏置電路往往有若干元件,其中有一重要電阻,往往要調(diào)整阻值,以使集電極電流在設(shè)計(jì)規(guī)范內(nèi)。這要調(diào)整的電阻就是偏置電阻。 7. 偏置電阻: 答:在穩(wěn)態(tài)時(shí)(無信號)通過電阻為電路提供或泄放一定的電壓或電流,使電路滿足工作需求, 或改善性能。 8. 什么是電壓放大?什么是電流放大? 什么是功率放大? 答:電壓放大就是只考慮輸出電壓和輸入電壓的關(guān)系。比如說有的信號電壓低,需要放大后才能被模數(shù)轉(zhuǎn)換電路識別,這時(shí)就只需做電壓放大。 電流放大就是只考慮輸出電流于輸入電流的關(guān)系。比如說,對于一個(gè)uA級的信號,就需要放大后才能驅(qū)動一些儀器進(jìn)行識別(如生物電子),就需要做電流放大。 功率放大就是考慮輸出功率和輸入功率的關(guān)系。 其實(shí)實(shí)際上,對于任何以上放大,最后電路中都還是有電壓,電流,功率放大的指標(biāo)在,叫什么放大,只是重點(diǎn)突出電路的作用而已。 9.晶體管工作在放大區(qū),發(fā)射結(jié)、集電結(jié)怎么偏置的 答:發(fā)射結(jié) 集電結(jié) 放大區(qū) 正偏 反偏 飽和區(qū) 正偏 正偏 截至區(qū) 反偏 反偏 10.差分放大電路的功能: 答:放大兩個(gè)輸入信號之差 11. 推挽結(jié)構(gòu)的實(shí)質(zhì)是什么? 答:一般是指兩個(gè)三極管分別受兩互補(bǔ)信號的控制,總是在一個(gè)三極管導(dǎo)通的時(shí)候另一個(gè)截止.要實(shí)現(xiàn)線與需要用OC(open collector)門電路 .如果輸出級的有兩個(gè)三極管,始終處于一個(gè)導(dǎo)通、一個(gè)截止的狀態(tài),也就是兩個(gè)三級管推挽相連,這樣的電路結(jié)構(gòu)稱為推拉式電路或圖騰柱(Totem-pole)輸出電路] 12. RC振蕩器的構(gòu)成和工作原理 答:由放大器和正反饋網(wǎng)絡(luò)兩部分構(gòu)成。反饋電路由三節(jié)RC移相網(wǎng)絡(luò)構(gòu)成,每節(jié)移相不超過90,對某一頻率共可移相180,再加上單管放大電路的反相作用即可構(gòu)成正反饋,產(chǎn)生振蕩。移相振蕩器電路簡單,適于輕便型測試設(shè)備和遙控設(shè)備使用,但輸出波形差,頻率難于調(diào)整,幅度也不穩(wěn)定。 13.LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路 答:電感三點(diǎn)式振蕩器和電容三點(diǎn)式振蕩器。 14. 電路的諧振 答:如果外加交流電源的頻率和L-C回路的固有頻率相同時(shí),回路中產(chǎn)生的電流最大,回路L中的磁場能和C中的電場能恰好自成系統(tǒng),在電路內(nèi)部進(jìn)行交換,最大限度的從電源吸取能量,而不會有能量返回電源,這就叫諧振。 15.描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果? 答:Latch-up 閂鎖效應(yīng),又稱寄生PNPN效應(yīng)或可控硅整流器( SCR, Silicon Controlled Rectifier )效應(yīng)。在整體硅的CMOS管下,不同極性攙雜的區(qū)域間都會構(gòu)成P-N結(jié),而兩個(gè)靠近的反方向的P-N結(jié)就構(gòu)成了一個(gè)雙極型的晶體三極管。因此CMOS管的下面會構(gòu)成多個(gè)三極管,這些三極管自身就可能構(gòu)成一個(gè)電路。這就是MOS管的寄生三極管效應(yīng)。如果電路偶爾中出現(xiàn)了能夠使三極管開通的條件,這個(gè)寄生的電路就會極大的影響正常電路的運(yùn)作,會使原本的MOS電路承受比正常工作大得多的電流,可能使電路迅速的燒毀。Latch-up狀態(tài)下器件在電源與地之間形成短路,造成大電流、EOS(電過載)和器件損壞。 16. 選擇電阻時(shí)要考慮什么? 答:考慮電阻的 阻值(最大,最?。?熔點(diǎn) 是否方便安裝 17.旁路電容 答:可將混有高頻電流和低頻電流的交流電中的高頻成分泄露掉的電容,稱做“旁路電容”。 18. 無源器件﹕ 答:在模擬和數(shù)字電路中加以信號﹐不會改變自已本身的基本特性.如電阻. 有源器件﹕在模擬和數(shù)字電路中加以信號﹐可以改變自已本身的基本特性.如三極管. 19.場效應(yīng)和晶體管比較: 答:a.在環(huán)境條件變化大的場合,采用場效應(yīng)管比較合適。 b.場效應(yīng)管常用來做前置放大器,以提高儀器設(shè)備的輸入阻抗,降低噪聲等。 c.工藝簡單,占用芯片面積小,適宜大規(guī)模集成電路。在脈沖數(shù)字電路中獲得更廣泛的應(yīng)用。 d.場效應(yīng)管放大能力比晶體管低。 20.基本放大電路的組成原則: 答:a.發(fā)射結(jié)正偏,集電結(jié)反偏。 b.輸入回路的接法應(yīng)該使輸入信號盡量不損失地加載到放大器的輸入端。 c.輸出回路的接法應(yīng)該使輸出信號盡可能地傳送到負(fù)載上。 21.實(shí)現(xiàn)放大的條件 答:a.晶體管必須偏置在放大區(qū)。發(fā)射結(jié)正偏,集電結(jié)反偏。 b.正確設(shè)置靜態(tài)工作點(diǎn),使整個(gè)波形處于放大區(qū)。 c.輸入回路將變化的電壓轉(zhuǎn)化成變化的基極電流。 d.輸出回路將變化的集電極電流轉(zhuǎn)化成變化的集電極電壓,經(jīng)電容濾波只輸出交流信號。 22. 靜態(tài): 答:放大電路不加輸入信號,電路中各處的電壓、電流都是固定不變的直流量,這時(shí)電路處于直流工作狀態(tài),簡稱靜態(tài)。 直流通路:電容開路,電感短路,信號源短路,保留其內(nèi)阻 交流通路:電容短路,電感開路 23.功放要求: 答:a.輸出功率盡可能大。b.高效率 c.非線形失真小 d.晶體管的散熱和保護(hù) 24.頻率補(bǔ)償 答:所謂頻率補(bǔ)償,就是指提高或降低某一特定頻率的信號的強(qiáng)度,用來彌補(bǔ)信號處理過程中產(chǎn)生的該頻率的減弱或增強(qiáng)。常用的有負(fù)反饋補(bǔ)償、發(fā)射極電容補(bǔ)償、電感補(bǔ)償?shù)取? 25. 虛短: 答:集成運(yùn)放的兩個(gè)輸入端之間的電壓通常接近于零,若把它理想化,則看做零,但不是短路,故稱“虛短”。 虛斷:集成運(yùn)放的兩個(gè)輸入端幾乎不取用電流,如果把他理想化,則看作電流為零,但不是斷開,故稱“虛斷” 26.基本放大電路種類(電壓放大器,電流放大器,互導(dǎo)放大器和互阻放大器),優(yōu)缺點(diǎn),特別是廣泛采用差分結(jié)構(gòu)的原因。 答:放大電路的作用:放大電路是電子技術(shù)中廣泛使用的電路之一,其作用是將微弱的輸入信號(電壓、電流、功率)不失真地放大到負(fù)載所需要的數(shù)值。 放大電路種類:(1)電壓放大器:輸入信號很小,要求獲得不失真的較大的輸出壓,也稱小信號放大器;(2)功率放大器:輸入信號較大,要求放大器輸出足夠的功率,也稱大信號放大器。 差分電路是具有這樣一種功能的電路。該電路的輸入端是兩個(gè)信號的輸入,這兩個(gè)信號的差值,為電路有效輸入信號,電路的輸出是對這兩個(gè)輸入信號之差的放大。設(shè)想這樣一種情景,如果存在干擾信號,會對兩個(gè)輸入信號產(chǎn)生相同的干擾,通過二者之差,干擾信號的有效輸入為零,這就達(dá)到了抗共模干擾的目的。 27.放大電路的若干性質(zhì) ①伏安特性曲線:二極管開啟電壓為0.7V/0.2V,環(huán)境溫度升高后,二極管正向特性曲線左移,方向特性曲線下移。 ②晶體管工作在放大區(qū)的外部條件是發(fā)射結(jié)正向偏置且集電結(jié)反向偏置。 ③共射特性曲線:輸入特性曲線和輸出特性曲線。Uce增大時(shí),曲線右移。 截止區(qū)、放大區(qū)、飽和區(qū)。 ④結(jié)型場效應(yīng)管UGS(off)和絕緣柵型場效應(yīng)管UGS(th)。 夾斷區(qū)、恒流區(qū)、可變電阻區(qū)。 ⑤靜態(tài)工作點(diǎn)設(shè)置為保證:一、放大不失真 二、能夠放大。 兩種共射放大電路:直接耦合、阻容耦合。 放大電路分析方法:直流通路求靜態(tài)工作點(diǎn),交流通路求動態(tài)參數(shù)。截止失真,飽和失真。等效電路。 Re直流負(fù)反饋。晶體管單管三種接法:共射、共基、共集。 共射:既放大電流又放大電壓。輸入電阻居中,輸出電阻較大,頻帶窄。多用于低頻放大電路。 共基:只放大電壓不放大電流。輸入電阻小,電壓放大和輸出電阻與共射相當(dāng)。頻率特性最好。 共集:只放大電流不放大電壓。輸入電阻最大,輸出電阻最小,具有電壓跟隨特性。用于放大電路的輸入級和輸出級。 多級電路耦合方式: 直接耦合:良好的低頻特性,可放大變化緩慢的信號。 阻容耦合:各級電路靜態(tài)工作點(diǎn)獨(dú)立,電路分析、設(shè)計(jì)、調(diào)試簡單。有大電容的存在不利于集成化。 變壓器耦合:靜態(tài)工作點(diǎn)獨(dú)立,不利于集成化,可實(shí)現(xiàn)阻抗變換,在功率放大中得到廣泛的應(yīng)用。 抑制溫漂的方法:引入直流負(fù)反饋、采用溫度補(bǔ)償,電路中二極管。 28.集成運(yùn)放電路的組成: 輸入級:雙端輸入的差分放大電路,輸入電阻高,差模放大倍數(shù)大,抑制共模能力強(qiáng),靜態(tài)電流小。 中間級:采用共射(共源)放大電路,為提高放大倍數(shù)采用復(fù)合管放大電路,以恒流源做集電極負(fù)載。 輸出級:輸出電壓線性范圍寬、輸出電阻?。◣ж?fù)載能力強(qiáng))非線性失真小。多互補(bǔ)對稱輸出電路。 集成運(yùn)放頻率補(bǔ)償:一、滯后補(bǔ)償 1.簡單電容補(bǔ)償2.密勒效應(yīng)補(bǔ)償 二、超前補(bǔ)償 29.放大電路中反饋特性 答:直流反饋、交流反饋;正反饋、負(fù)反饋。 1.有無反饋的判斷,是否存在反饋通路。2.反饋極性的判斷:瞬時(shí)極性法(凈輸入電壓,凈輸入電流) 四種反饋組態(tài):電壓串聯(lián)負(fù)反饋、電流串聯(lián)負(fù)反饋、電壓并聯(lián)負(fù)反饋、電流并聯(lián)負(fù)反饋。 電路中引入電壓負(fù)反饋還是電流負(fù)反饋取決于負(fù)載欲得到穩(wěn)定的電壓還是穩(wěn)定的電流。 電路中引入串聯(lián)負(fù)反饋還是并聯(lián)負(fù)反饋取決于輸入信號源是恒壓源還是恒流源。 負(fù)反饋電路分析方法:要將反饋網(wǎng)絡(luò)作為放大電路輸入端和輸出端等效負(fù)載。當(dāng)考慮反饋網(wǎng)絡(luò)在輸入端的負(fù)載效應(yīng)時(shí),應(yīng)輸出量作用為零。而考慮反饋網(wǎng)絡(luò)輸出端的負(fù)載效應(yīng)時(shí),應(yīng)令輸入量作用為零。對于電壓反饋,輸出端短路。電流反饋,回路斷開。 負(fù)反饋對放大電路的影響:1.穩(wěn)定放大倍數(shù)2.改變輸入輸出電阻3.展寬頻帶4.減小非線性失真。 串聯(lián)負(fù)反饋增大輸入電阻,并聯(lián)負(fù)反饋減小輸入電阻;電壓負(fù)反饋減小輸出電阻,電流負(fù)反饋增大輸出電阻。 引入負(fù)反饋一般原則: 穩(wěn)定靜態(tài)工作點(diǎn),引入直流負(fù)反饋;為改善放大電路動態(tài)性能,應(yīng)引入交流負(fù)反饋。 根據(jù)信號源的性質(zhì)決定引入串聯(lián)負(fù)反饋或者并聯(lián)負(fù)反饋。信號源為內(nèi)阻較小電壓源,為增大輸入電阻,減小內(nèi)阻上壓降,應(yīng)引入串聯(lián)負(fù)反饋。信號源為內(nèi)阻較大的電流源,為減小放大電路的輸入電阻,使電路獲得更大的輸入電流,應(yīng)引入并聯(lián)負(fù)反饋。 根據(jù)負(fù)載對放大電路輸出量的要求,負(fù)載需要穩(wěn)定的電壓信號時(shí),引入電壓負(fù)反饋。需要穩(wěn)定的電流信號時(shí),引入電流負(fù)反饋。 需要進(jìn)行信號變換時(shí),將電流信號轉(zhuǎn)換為電壓信號,引入電壓并聯(lián)負(fù)反饋。將電壓信號轉(zhuǎn)換為電流信號時(shí),引入電流串聯(lián)負(fù)反饋。 負(fù)反饋放大電路自激振蕩消除方法:一、滯后補(bǔ)償 1.簡單電容補(bǔ)償2.RC滯后補(bǔ)償3.密勒效應(yīng)補(bǔ)償 二、超前補(bǔ)償。 30.基本運(yùn)算電路 答:反相比例電路運(yùn)算電路、T型反相比例運(yùn)算電路、同相比例運(yùn)算電路(電壓跟隨器)。 積分運(yùn)算電路和微分運(yùn)算電路 正弦波振蕩條件 品質(zhì)因數(shù)Q值越大,選頻效果越好。在正弦波振蕩電路中,反饋信號能夠取代輸入信號,電路引入正反饋。二要有外加選頻網(wǎng)絡(luò),用以確定振蕩頻率。因此四個(gè)部分組成:放大電路、選頻網(wǎng)絡(luò)、正反饋網(wǎng)絡(luò)、穩(wěn)幅環(huán)節(jié)。 電壓比較器 對輸入信號進(jìn)行鑒幅與比較的電路。在電壓比較器中,集成運(yùn)放不是處于開環(huán)狀態(tài)就是只引入了正反饋。 單限比較器,滯回比較器,窗口比較器 31. 射極跟隨器 答:射極跟隨器(又稱射極輸出器,簡稱射隨器或跟隨器)是一種共集接法的電路,它從基極輸入信號,從射極輸出信號。它具有高輸入阻抗、低輸出阻抗、輸入信號與輸出信號相位相同的特點(diǎn)。 32.放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?,有哪些方法? 答:在放大電路中,由于電抗元件(電容、電感線圈)及晶體管極間電容的存在,當(dāng)輸入信號信號頻率過高或過低時(shí),不但放大倍數(shù)數(shù)值會變小,而且產(chǎn)生超前或滯后的相移。頻率補(bǔ)償主要目的防止自激振蕩,使電路穩(wěn)定。也稱相位補(bǔ)償或相位校正法。具體方法:一、滯后補(bǔ)償 1.簡單電容補(bǔ)償2.密勒效應(yīng)補(bǔ)償 二、超前補(bǔ)償。 33.什么是零點(diǎn)漂移?怎樣抑制零點(diǎn)漂移? 答:零點(diǎn)漂移,就是指放大電路的輸入端短路時(shí),輸出端還有緩慢變化的電壓產(chǎn)生,即輸出電壓偏離原來的起始點(diǎn)而上下漂動。抑制零點(diǎn)漂移的方法一般有:采用恒溫措施;補(bǔ)償法(采用熱敏元件來抵消放大管的變化或采用特性相同的放大管構(gòu)成差分放大電路);采用直流負(fù)反饋穩(wěn)定靜態(tài)工作點(diǎn);在各級之間采用阻容耦合或者采用特殊設(shè)計(jì)的調(diào)制解調(diào)式直流放大器等。 34.給出一個(gè)差分運(yùn)放,如何相位補(bǔ)償 答:一般對于兩級或者多級的運(yùn)放才需要補(bǔ)償。一般采用密勒補(bǔ)償。例如兩級的全差分運(yùn)放和兩級的雙端輸入單端輸出的運(yùn)放,都可以采用密勒補(bǔ)償,在第二級(輸出級)進(jìn)行補(bǔ)償。區(qū)別在于:對于全差分運(yùn)放,兩個(gè)輸出級都要進(jìn)行補(bǔ)償,而對于單端輸出的兩級運(yùn)放,只要一個(gè)密勒補(bǔ)償。 35.頻率響應(yīng) 如:怎么才算是穩(wěn)定的,改變頻率響應(yīng)曲線的幾個(gè)方法 答:頻率響應(yīng)通常亦稱頻率特性,頻率響應(yīng)或頻率特性是衡量放大電路對不同頻率輸入信號適應(yīng)能力的一項(xiàng)技術(shù)指標(biāo)。實(shí)質(zhì)上,頻率響應(yīng)就是指放大器的增益與頻率的關(guān)系。通常講一個(gè)好的放大器,不但要有足夠的放大倍數(shù),而且要有良好的保真性能,即:放大器的非線性失真要小,放大器的頻率響應(yīng)要好?!昂谩保褐阜糯笃鲗Σ煌l率的信號要有同等的放大。之所以放大器具有頻率響應(yīng)問題,原因有二:一是實(shí)際放大的信號頻率不是單一的;;二是放大器具有電抗元件和電抗因素。由于放大電路中存在電抗元件(如管子的極間電容,電路的負(fù)載電容、分布電容、耦合電容、射極旁路電容等),使得放大器可能對不同頻率信號分量的放大倍數(shù)和相移不同。如放大電路對不同頻率信號的幅值放大不同,就會引起幅度失真; 如放大電路對不同頻率信號產(chǎn)生的相移不同就會引起相位失真。幅度失真和相位失真總稱為頻率失真,由于此失真是由電路的線性電抗元件(電阻、電容、電感等)引起的,故不稱為線性失真。為實(shí)現(xiàn)信號不失真放大所以要需研究放大器的頻率響應(yīng)。 數(shù)字電子電路總結(jié) 1.什么是競爭與冒險(xiǎn)現(xiàn)象?怎樣判斷?如何消除? 答:在組合邏輯中,由于門的輸入信號通路中經(jīng)過了不同的延時(shí),導(dǎo)致到達(dá)該門的時(shí)間不一致叫競爭。產(chǎn)生毛刺叫冒險(xiǎn)。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險(xiǎn)現(xiàn)象。解決方法:一是接入濾波電容,二是引入選通脈沖,三是增加冗余項(xiàng)(只能消除邏輯冒險(xiǎn)而不能消除功能冒險(xiǎn))。 2.如何用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路?什么是狀態(tài)圖? 答:D觸發(fā)器的輸出端加非門接到D端,實(shí)現(xiàn)二分頻。 狀態(tài)圖是以圖形方式表示輸出狀態(tài)轉(zhuǎn)換的條件和規(guī)律。用圓圈表示各狀態(tài),圈內(nèi)注明狀態(tài)名和取值。用→表示狀態(tài)間轉(zhuǎn)移。條件可以多個(gè) 3. 什么是"線與"邏輯,要實(shí)現(xiàn)它,在硬件特性上有什么具體要求? 答:線與邏輯是兩個(gè)輸出信號相連可以實(shí)現(xiàn)與的功能。在硬件上,要用OC/OD門來實(shí)現(xiàn),由于不用OC門可能使灌電流過大,而燒壞邏輯門。同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。 4.什么是同步邏輯和異步邏輯? 答:同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。電路設(shè)計(jì)可分類為同步電路和異步電路設(shè)計(jì)。同步電路利用時(shí)鐘脈沖使其子系統(tǒng)同步運(yùn)作,而異步電路不使用時(shí)鐘脈沖做同步。 異步電路主要是組合邏輯電路,用于產(chǎn)生地址譯碼器、FIFO或RAM的讀寫控制信號脈沖,其邏輯輸出與任何時(shí)鐘信號都沒有關(guān)系,譯碼輸出產(chǎn)生的毛刺通常是可以監(jiān)控的。同步電路是由時(shí)序電路(寄存器和各種觸發(fā)器)和組合邏輯電路構(gòu)成的電路,其所有操作都是在嚴(yán)格的時(shí)鐘控制下完成的。這些時(shí)序電路共享同一個(gè)時(shí)鐘CLK,而所有的狀態(tài)變化都是在時(shí)鐘的上升沿(或下降沿)完成的。 5.Latch與Register的區(qū)別,為什么現(xiàn)在多用register.行為級描述中l(wèi)atch如何產(chǎn)生的? 答:Latch是電平觸發(fā),Register是邊沿觸發(fā),register在同一時(shí)鐘邊沿觸發(fā)下動作,符合同步電路的設(shè)計(jì)思想,而latch則屬于異步電路設(shè)計(jì),往往會導(dǎo)致時(shí)序分析困難,不適當(dāng)?shù)膽?yīng)用latch則會大量浪費(fèi)芯片資源。 6.你所知道的可編程邏輯器件有哪些? 答:(簡單)PROM,PAL,GAL,PLA,(復(fù)雜)CPLD,F(xiàn)PGA FPGA: Field Programmable Gate Array CPLD:Complex Programmable Logic Device 7.如何解決亞穩(wěn)態(tài) 答:亞穩(wěn)態(tài)是指觸發(fā)器無法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí),既無法預(yù)測該單元的輸出電平,也無法預(yù)測何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。在這個(gè)穩(wěn)定期間,觸發(fā)器輸出一些中間級電平,或者可能處于振蕩狀態(tài),并且這種無用的輸出電平可以沿信號通道上的各個(gè)觸發(fā)器級聯(lián)式傳播下去。 8.什么是三態(tài)與非門(TSL)? 答:三態(tài)與非門有三種狀態(tài):(1)門導(dǎo)通,輸出低電平。(2)門截止,輸出高電平。(3)禁止?fàn)顟B(tài)或稱高阻狀態(tài)、懸浮狀態(tài),此為第三態(tài)。 三態(tài)門的一個(gè)重要用途,就是可向同一條導(dǎo)線(或稱總線Y)上輪流傳送幾組不同的數(shù)據(jù)或控制信號,如圖2-17所示。當(dāng)E1、E2、E3輪流接低電平時(shí),Al、Bl、A2、B2、A3、B3三組數(shù)據(jù)輪流按與非關(guān)系傳送到總線Y上;而當(dāng)各門控制端E1、E2、E3為高電平時(shí),門為禁止?fàn)顟B(tài),相當(dāng)于與總線Y斷開,數(shù)據(jù)A、B不被傳送。 9. 什么是集電極開路與非門(OC門)? 答:OC門和普通的TTL與非門所不同的是,它用一個(gè)外接電阻RL來代替由VT3、VT4組成的有源負(fù)載,實(shí)現(xiàn)與非門邏輯功能, OC門邏輯功能靈活,應(yīng)用廣泛。 10.窄溝道效應(yīng): 答:由于邊緣場的影響,溝道區(qū)耗盡層在溝道寬度兩側(cè)向場區(qū)有一定的擴(kuò)張。當(dāng)溝道寬度較大時(shí),耗盡層向兩側(cè)的擴(kuò)展部分可以忽略;但是溝道變窄時(shí),邊緣場造成的耗盡層擴(kuò)展變得不可忽略,這樣,耗盡層電荷量比原來計(jì)算的要大,這就產(chǎn)生了窄溝道效應(yīng) 11.MOS電路的特點(diǎn): 答:優(yōu)點(diǎn)1. 工藝簡單,集成度高。2. 是電壓控制元件,靜態(tài)功耗小。3.允許電源電壓范圍寬(3~18V)。4.扇出系數(shù)大,抗噪聲容限大。 缺點(diǎn):工作速度比TTL低 。 12.半導(dǎo)體工藝中,摻雜有哪幾種方式? 答:根據(jù)摻入的雜質(zhì)不同,雜質(zhì)半導(dǎo)體可以分為N型和P型兩大類。 N型半導(dǎo)體中摻入的雜質(zhì)為磷等五價(jià)元素,磷原子在取代原晶體結(jié)構(gòu)中的原子并構(gòu)成共價(jià)鍵時(shí),多余的第五個(gè)價(jià)電子很容易擺脫磷原子核的束縛而成為自由電子,于是半導(dǎo)體中的自由電子數(shù)目大量增加,自由電子成為多數(shù)載流子,空穴則成為少數(shù)載流子。P型半導(dǎo)體中摻入的雜質(zhì)為硼或其他三價(jià)元素,硼原子在取代原晶體結(jié)構(gòu)中的原子并構(gòu)成共價(jià)鍵時(shí),將因缺少一個(gè)價(jià)電子而形成一個(gè)空穴,于是半導(dǎo)體中的空穴數(shù)目大量增加,空穴成為多數(shù)載流子,而自由電子則成為少數(shù)載流子。 13.什么是組合邏輯、時(shí)序邏輯以及同步時(shí)序邏輯? 答:組合邏輯:輸出只是當(dāng)前輸入邏輯電平的函數(shù)(有延時(shí)),與電路的原始狀態(tài)無關(guān)的邏輯電路。(無記憶)由與、或、非門組成的網(wǎng)絡(luò),常見的有多路器,數(shù)據(jù)通路開關(guān),加法器,乘法器等。 時(shí)序邏輯:輸出不只是當(dāng)前輸入邏輯電平的函數(shù),還與電路目前所處的狀態(tài)有關(guān)的邏輯電路。(有記憶)由多個(gè)觸發(fā)器和多個(gè)組合邏輯塊組成的網(wǎng)絡(luò),常見的有計(jì)數(shù)器,運(yùn)算控制邏輯,指令分析和操作控制邏輯。 同步時(shí)序邏輯:表示狀態(tài)的寄存器組的值只可能在唯一確定的觸發(fā)條件發(fā)生時(shí)改變,只能有時(shí)鐘的正跳沿或負(fù)跳沿出發(fā)的狀態(tài)機(jī)就是一例。異步時(shí)序邏輯:觸發(fā)條件有多個(gè)控制因素組成,任何一個(gè)因素的跳變都可以引起觸發(fā)。 14、同步電路和異步電路的區(qū)別是什么? 答:同步電路:存儲電路中所有觸發(fā)器的時(shí)鐘輸入端都接同一個(gè)時(shí)鐘脈沖源,因而所有觸發(fā)器的狀態(tài)的變化都與所加的時(shí)鐘脈沖信號同步。 異步電路:電路沒有統(tǒng)一的時(shí)鐘,有些觸發(fā)器的時(shí)鐘輸入端與時(shí)鐘脈沖源相連,這有這些觸發(fā)器的狀態(tài)變化與時(shí)鐘脈沖同步,而其他的觸發(fā)器的狀態(tài)變化不與時(shí)鐘脈沖同步。 15.模數(shù)轉(zhuǎn)換器(ADC) 答:模數(shù)轉(zhuǎn)換指的是將輸入的模擬量轉(zhuǎn)換為數(shù)字量輸出,實(shí)現(xiàn)這種轉(zhuǎn)換功能的電路稱為模數(shù)轉(zhuǎn)換器,簡稱ADC(Analog Digital Converter)。 ADC按工作原理的不同可分為直接ADC和間接ADC。直接ADC有并聯(lián)比較型和逐次漸進(jìn)型等,直接ADC的轉(zhuǎn)換速度快。間接ADC的轉(zhuǎn)換速度慢,如雙積分型ADC。并聯(lián)比較型ADC、逐次漸進(jìn)型ADC和雙積分型ADC各有特點(diǎn),應(yīng)用在不同的場合。高速且精度要求不高,可以選用并聯(lián)比較型ADC;低速、精度高且抗干擾強(qiáng)的場合,可以選用雙積分型ADC;逐次漸進(jìn)型ADC兼顧了兩者的優(yōu)點(diǎn),速度較快、精度較高、價(jià)格適中,應(yīng)用較為普遍。 AD轉(zhuǎn)換要經(jīng)過采樣、保持、量化和編碼等過程。采樣-保持電路對輸入模擬信號進(jìn)行采樣并保持,量化是對采樣信號進(jìn)行分級,編碼則將分級后的信號轉(zhuǎn)換成二進(jìn)制代碼。對模擬信號采樣時(shí),必須滿足采樣定理。 16.數(shù)模轉(zhuǎn)換器(DAC) 答:數(shù)模轉(zhuǎn)換器將輸入的二進(jìn)制數(shù)字量轉(zhuǎn)換成與之成正比的模擬量;模數(shù)轉(zhuǎn)換器將輸入的模擬電壓轉(zhuǎn)換成與之成正比的二進(jìn)制數(shù)字量。常見的數(shù)-模轉(zhuǎn)換電路(DAC)有多種類型:權(quán)電阻網(wǎng)絡(luò)DAC、倒T形電阻網(wǎng)絡(luò)DAC、權(quán)電流網(wǎng)絡(luò)DAC等。 A/D轉(zhuǎn)換=模擬/數(shù)字轉(zhuǎn)換,意思是模擬訊號轉(zhuǎn)換為數(shù)字訊號;D/A轉(zhuǎn)換=數(shù)字/模擬轉(zhuǎn)換,意思是數(shù)字訊號轉(zhuǎn)換為模擬訊號;ADC=模擬/數(shù)字轉(zhuǎn)換器,DAC=數(shù)字/模擬轉(zhuǎn)換器 17.A/D電路組成、工作原理。 答:ADC電路通常由兩部分組成,它們是:采樣、保持電路和量化、編碼電路。其中量化、編碼電路是最核心的部件,任何ADC轉(zhuǎn)換電路都必須包含這種電路。 ADC電路的形式很多,通??梢圆閮深悾?間接法:它是將采樣-保持的模擬信號先轉(zhuǎn)換成與模擬量成正比的時(shí)間或頻率,然后再把它轉(zhuǎn)換位數(shù)字量。這種通常是采用時(shí)鐘脈沖計(jì)數(shù)器,它又被稱為計(jì)數(shù)器式。它的工作特點(diǎn)是:工作速度低,轉(zhuǎn)換精度高,抗干擾能力強(qiáng)。 直接法:通過基準(zhǔn)電壓與采樣-保持信號進(jìn)行比較,從而轉(zhuǎn)換位數(shù)字量。它的工作特點(diǎn)是:工作速度高,轉(zhuǎn)換精度容易保證。 18.組合電路與時(shí)序電路區(qū)別 答:組合邏輯電路是具有一組輸出和一組輸入的非記憶性邏輯電路,它的基本特點(diǎn)是任何時(shí)刻的輸出信號狀態(tài)僅取決于該時(shí)刻各個(gè)輸入信號狀態(tài)的組合,而與電路在輸入信號作用前的狀態(tài)無關(guān)。組合電路是由門電路組成的,但不包含存儲信號的記憶單元,輸出與輸入間無反饋通路,信號是單向傳輸,且存在傳輸延遲時(shí)間。組合邏輯電路的功能描述方法有真值表、邏輯表達(dá)式、邏輯圖、卡諾圖和波形圖等。 時(shí)序邏輯電路與組合邏輯電路不同,在邏輯功能及其描述方法、電路結(jié)構(gòu)、分析方法和設(shè)計(jì)方法上都有區(qū)別于組合電路的明顯特點(diǎn)。在時(shí)序邏輯電路中,任意時(shí)刻的輸出信號不僅和當(dāng)時(shí)的輸入信號有關(guān),而且還與電路原來的狀態(tài)有關(guān),這是時(shí)序邏輯電路在邏輯功能上的特點(diǎn)。因而時(shí)序邏輯電路必然包含存儲記憶單元電路。描述時(shí)序電路邏輯功能的方法有:三個(gè)方程(輸出方程、驅(qū)動方程(或激勵(lì)函數(shù))、狀態(tài)方程)、狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖等。 19.你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎? 答:常用邏輯電平:12V,5V,3.3V;TTL和CMOS不可以直接互連,由于TTL是在0.3-3.6V之間,而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。 CMOS門的VT= 0.5VDD ,TTL門的VT一般在1.0~1.4V。 CMOS門輸出:高電平為VOH= VDD ,低電平為VOL=0V。 TTL門輸出:高電平為VOH=3.6V, 低電平為VOL=0.3V。 20.什么是正負(fù)邏輯? 答:在數(shù)字電路中,一般用高電平代表1、低電平代表0,即所謂的正邏輯系統(tǒng)。反之,用高電平代表0、低電平代表1,即所謂的負(fù)邏輯系統(tǒng)。 21.名詞解釋: 答:VLSI,CMOS,EDA,VHDL,Verilog,HDL,ROM,RAM,DRC,LVS,SRAM,DRAM,F(xiàn)LSAH,SSRAM,SDRAM,IRQ,BIOS,USB, SDR。 由PMOS管和NMOS管共同構(gòu)成的互補(bǔ)型MOS集成電路即為 CMOS sram:靜態(tài)隨機(jī)存儲器,存取速度快,但容量小,掉電后數(shù)據(jù)會丟失;flash:閃存,存取速度慢,容量大,掉電后數(shù)據(jù)不會丟失;dram:動態(tài)隨機(jī)存儲器,必須不斷的重新的加強(qiáng)(REFRESHED) 電位差量,否則電位差將降低至無法有足夠的能量表現(xiàn)每一個(gè)記憶單位處于何種狀態(tài)。價(jià)格比sram便宜,但訪問速度較慢,耗電量較大,常用作計(jì)算機(jī)的內(nèi)存使用;ssram:同步靜態(tài)隨機(jī)存儲器;SDRAM:同步動態(tài)隨機(jī)存儲器;IRQ: Interrupt ReQuest; BIOS: Basic Input Output System;USB: Universal Serial Bus;;SDR: Single Data Rate;壓控振蕩器的英文縮寫(VCO)。 22.簡述CMOS非門,與非門和或非門的電路及其功能。 答:非門工作原理: A為高電平,T1截止T2導(dǎo)通,L為低電平,符合非邏輯關(guān)系。 與非門工作原理: A、 B同為高電平時(shí)T1 、T2截止, T3 、T4導(dǎo)通,L為低電平,符合與非邏輯關(guān)系。反之亦然。 或非門工作原理:當(dāng)A、B兩個(gè)輸入端均為低電平時(shí),T1、T2截止,T3、T4導(dǎo)通,輸出Y為高電平;當(dāng)A、B兩個(gè)輸入端中有一個(gè)為高電平時(shí),T1、T2中必有一個(gè)導(dǎo)通,T3、T4中必有一個(gè)截止,輸出為低電平。 異或門電路: 同或門電路: ①NMOS管的串聯(lián)可實(shí)現(xiàn)“與邏輯”,并聯(lián)可實(shí)現(xiàn)“或邏輯”,其輸出是該邏輯的反。 ②每個(gè)CMOS門電路都由互補(bǔ)的NMOS管和PMOS管組合而成,且兩互補(bǔ)的NMOS管、PMOS管的柵極連接在一起作為輸入端。 ③要實(shí)現(xiàn)“與邏輯”,可將相應(yīng)的NMOS管組合串聯(lián);要實(shí)現(xiàn)“或邏輯”,可將NMOS管組合并聯(lián)。 ④NMOS管串聯(lián)時(shí),其對應(yīng)的PMOS管一定并聯(lián);NMOS管并聯(lián)時(shí),其對應(yīng)的PMOS管一定串聯(lián)。 23.MOS與非門,多余的輸入、輸出端該怎么接,懸空?接地?接高電位? 答:門電路中多余的輸入端一般不要懸空,因?yàn)楦蓴_信號易從這些懸空端引入,使電路工作不穩(wěn)定。 與門和與非門:多余輸入端接正電源或與有用輸入端并接 或門和或非門:多余輸入端接地或與有用輸入端并接 CMOS電路多余輸入端與有用輸入端的并接僅適用于工作頻率很低的場合。 TTL 電路輸入端懸空時(shí)相當(dāng)于輸入高電平,CMOS 電路多余輸入端不允許懸空。 24.什么是NMOS、PMOS、?什么是增強(qiáng)型、耗盡型?什么是PNP、NPN?他們有什么差別? 答:NMOS是指溝道在柵電壓控制下p型襯底反型變成n溝道,靠電子的流動導(dǎo)電 ; PMOS是指n型p溝道,靠空穴的流動導(dǎo)電。 增強(qiáng)型是指不加?xùn)旁措妷簳r(shí),F(xiàn)ET內(nèi)部不存在導(dǎo)電溝道,這時(shí)即使漏源間加上電源電壓也沒有漏極電流產(chǎn)生。耗盡型是指當(dāng)柵源電壓為0時(shí),F(xiàn)ET內(nèi)部已經(jīng)有溝道存在,這時(shí)若在漏源間加上適當(dāng)?shù)碾娫措妷海陀新O電流產(chǎn)生。 PNP由2塊P型半導(dǎo)體中間夾著一塊N型半導(dǎo)體所組成,載流子以空穴為主;NPN管是由2塊N型半導(dǎo)體中間夾著一塊P型半導(dǎo)體所組成,載流子載流子以空穴為主。 25. 什么是TTL集成電路? 答:TTL集成電路是一種單片集成電路。在這種集成電路中,一個(gè)邏輯電路的所有元器件和連線都制作在同一塊半導(dǎo)體基片上。由于這種數(shù)字集成電路的輸人端和輸出端的電路結(jié)構(gòu)形式采用了晶體管,所以一般稱為晶體管一晶體管(Transistor-tranSiS-tor Logic)邏輯電路,簡稱TTL電路。 26、IC設(shè)計(jì)中同步復(fù)位與異步復(fù)位的區(qū)別。 答:同步復(fù)位在時(shí)鐘沿采復(fù)位信號,完成復(fù)位動作。異步復(fù)位不管時(shí)鐘,只要復(fù)位信號滿足條件,就完成復(fù)位動作。 異步復(fù)位對復(fù)位信號要求比較高,不能有毛刺,如果其與時(shí)鐘關(guān)系不確定,也可能出現(xiàn)亞穩(wěn)態(tài)。 27.DSP(數(shù)字信號處理芯片)、CPU(中央處理器)、MCU(微控制器 )在結(jié) 構(gòu)、特點(diǎn)、功能以及用途上的區(qū)別? 答:在設(shè)計(jì)原理上都是一樣的,應(yīng)用上各具特點(diǎn),所以結(jié)構(gòu)功能有所不同。 DSP為快速處理數(shù)字信號而設(shè)計(jì),結(jié)構(gòu)上數(shù)據(jù),地址總線分開,數(shù)據(jù)的吞吐量更大。指令集的設(shè)計(jì)多考慮信號處理。不過現(xiàn)在,為提高微處理器MCU的性能,像ARM在設(shè)計(jì)上,總線也是分開的。 CPU主要是完成指令的處理,外圍接口是獨(dú)立設(shè)計(jì)的,像存儲器,總線控制器是獨(dú)立的,沒有集成到CPU中。 而MCU多應(yīng)用在嵌入式平臺,外圍的接口是集成在一起的。一顆芯片就能完成。 邏輯代數(shù)三個(gè)重要的規(guī)則:代入規(guī)則、反演規(guī)則、對偶規(guī)則。后兩者的主要區(qū)別在于對偶不做任何取反的操作。 28.晶體三極管的開關(guān)特性工作在什么區(qū)? 答:工作在截止區(qū)和飽和區(qū)。此過程包括了4個(gè)時(shí)間參數(shù):延遲時(shí)間Td上升時(shí)間Tr存儲時(shí)間Ts下降時(shí)間Tf 開啟時(shí)間為:延遲時(shí)間+上升時(shí)間 關(guān)閉時(shí)間為:存儲時(shí)間+下降時(shí)間 29.二極管邏輯門:與門電路和或門電路。 30.負(fù)載能力有灌電流和拉電流負(fù)載之分。 31.不同邏輯電平的配合: 答:TTL電路高電平最小值為2.4V,低電平最小值為0.8V。 ECL電路高電平為-0.8V,低電平為-1.6V。 CMOS電路電源電壓為5V,閾值電壓為2.5V,高電平為5V,低電平為0V,可以直接驅(qū)動TTL電路。CMOS輸出功率很小,不能驅(qū)動電流大的TTL門。 32. 邏輯電路選用時(shí)主要參數(shù)為: 答:邏輯電平、噪聲容限、工作速度、功耗。數(shù)字邏輯電路分為組合邏輯和時(shí)序邏輯電路兩類。組合邏輯電路不含記憶元件,輸入和輸出間沒有反饋。 用基本邏輯門設(shè)計(jì)組合電路步驟:1、列真值表2、根據(jù)真值表寫出邏輯函數(shù)表達(dá)式。3.、將函數(shù)化簡變換。4、繪制邏輯電路圖5、選擇邏輯門裝配。 33.描述觸發(fā)器的方法: 答:1、狀態(tài)表2、功能表3、狀態(tài)方程(特征方程)4、波形圖(時(shí)序圖)5狀態(tài)圖:以圖形方式表示輸出狀態(tài)轉(zhuǎn)換的條件和規(guī)律。 34.時(shí)序電路劃分為米里型和摩爾型兩種。米里型輸出信號與存儲電路狀態(tài)和輸入變量有關(guān)。摩爾型僅取決于存儲電路狀態(tài)。 時(shí)序電路包括:寄存器、移位寄存器、計(jì)數(shù)器。 同步時(shí)序電路分析:激勵(lì)方程、狀態(tài)方程、輸出方程。 35.TTl和COMS 電路和區(qū)別 答:TTL電路是晶體管-晶體管邏輯電路的英文縮寫(Transister-Transister-Logic),是數(shù)字集成電路的一大門類。它采用雙極型工藝制造,具有高速度低功耗和品種多等特點(diǎn)。 CMOS是:金屬-氧化物-半導(dǎo)體(Metal-Oxide-Semiconductor)結(jié)構(gòu)的晶體管簡稱MOS晶體管,有P型MOS管和N型MOS管之分。由MOS管構(gòu)成的集成電路稱為MOS集成電路,而由PMOS管和NMOS管共同構(gòu)成的互補(bǔ)型MOS集成電路即為 CMOS-IC(Complementary MOS Integrated Circuit)。 CMOS集成電路的性能特點(diǎn): 微功耗—CMOS電路的單門靜態(tài)功耗在毫微瓦(nw)數(shù)量級。 高噪聲容限—CMOS電路的噪聲容限一般在40%電源電壓以上。 寬工作電壓范圍—CMOS電路的電源電壓一般為1.5~18伏。 高邏輯擺幅—CMOS電路輸出高、低電平的幅度達(dá)到全電為VDD,邏輯“0”為VSS。 高輸入阻抗--CMOS電路的輸入阻抗大于108Ω,一般可達(dá)1010Ω。 高扇出能力--CMOS電路的扇出能力大于50。 低輸入電容--CMOS電路的輸入電容一般不大于5PF。 寬工作溫度范圍—陶瓷封裝的CMOS電路工作溫度范圍為- 55 0C ~ 125 0C;塑封的CMOS電路為 – 40 0C ~ 85 0C。 1、 TTL電平: 輸出高電平>2.4V,輸出低電平<0.4V。在室溫下,一般輸出高電平是3.5V,輸出低電平是0.2V。最小輸入高電平和低電平:輸入高電平>=2.0V,輸入低電平<=0.8V,噪聲容限是0.4V。 2、CMOS電平: 1邏輯電平電壓接近于電源電壓,0邏輯電平接近于0V。而且具有很寬的噪聲容限。TTL和COMS電路比較: 1)TTL電路是電流控制器件,而coms電路是電壓控制器件。 2)TTL電路的速度快,傳輸延遲時(shí)間短(5-10ns),但是功耗大。COMS電路的速度慢,傳輸延遲時(shí)間長(25-50ns),但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關(guān),頻率越高,芯片集越熱,這是正?,F(xiàn)象。 3)COMS電路的鎖定效應(yīng):COMS電路由于輸入太大的電流,內(nèi)部的電流急劇增大,除非切斷電源,電流一直在增大。這種效應(yīng)就是鎖定效應(yīng)。當(dāng)產(chǎn)生鎖定效應(yīng)時(shí),COMS的內(nèi)部電流能達(dá)到40mA以上,很容易燒毀芯片。 防御措施: 1)在輸入端和輸出端加鉗位電路,使輸入和輸出不超過不超過規(guī)定電壓。 2)芯片的電源輸入端加去耦電路,防止VDD端出現(xiàn)瞬間的高壓。 3)在VDD和外電源之間加限流電阻,即使有大的電流也不讓它進(jìn)去。 4)當(dāng)系統(tǒng)由幾個(gè)電源分別供電時(shí),開關(guān)要按下列順序:開啟時(shí),先開啟COMS電路得電源,再開啟輸入信號和負(fù)載的電源;關(guān)閉時(shí),先關(guān)閉輸入信號和負(fù)載的電源,再關(guān)閉COMS。 36.全波整流和半波整流的輸出電壓各為多少 答:單相全波一般比半波多三個(gè)二極管 半波輸出電壓有效值是全波的一半 半波0.45U 全波0.9U 數(shù)字信號處理與高頻電路 1、FS FT DFS DTFT DFT 的聯(lián)系和區(qū)別 答:時(shí)域上任意連續(xù)的周期信號可以分解為無限多個(gè)正弦信號之和,在頻域上就表示為離散非周期的信號,即時(shí)域連續(xù)周期對應(yīng)頻域離散非周期的特點(diǎn),這就是傅立葉級數(shù)展開(FS),它用于分析連續(xù)周期信號。 FT是傅立葉變換,它主要用于分析連續(xù)非周期信號,由于信號是非周期的,它必包含了各種頻率的信號,所以具有時(shí)域連續(xù)非周期對應(yīng)頻域連續(xù)非周期的特點(diǎn)。 FS和FT 都是用于連續(xù)信號頻譜的分析工具,它們都以傅立葉級數(shù)理論問基礎(chǔ)推導(dǎo)出的。時(shí)域上連續(xù)的信號在頻域上都有非周期的特點(diǎn),但對于周期信號和非周期信號又有在頻域離散和連續(xù)之分。 在自然界中除了存在溫度,壓力等在時(shí)間上連續(xù)的信號,還存在一些離散信號,離散信號可經(jīng)過連續(xù)信號采樣獲得,也有本身就是離散的。例如,某地區(qū)的年降水量或平均增長率等信號,這類信號的時(shí)間變量為年,不在整數(shù)時(shí)間點(diǎn)的信號是沒有意義的。用于離散信號頻譜分析的工具包括DFS,DTFT和DFT。 DTFT是離散時(shí)間傅立葉變換 ,它用于離散非周期序列分析,根據(jù)連續(xù)傅立葉變換要求連續(xù)信號在時(shí)間上必須可積這一充分必要條件,那么對于離散時(shí)間傅立葉變換,用于它之上的離散序列也必須滿足在時(shí)間軸上級數(shù)求和收斂的條件;由于信號是非周期序列,它必包含了各種頻率的信號,所以DTFT對離散非周期信號變換后的頻譜為連續(xù)的,即有時(shí)域離散非周期對應(yīng)頻域連續(xù)周期的特點(diǎn)。 當(dāng)離散的信號為周期序列時(shí),嚴(yán)格的講,傅立葉變換是不存在的,因?yàn)樗粷M足信號序列絕對級數(shù)和收斂(絕對可和)這一傅立葉變換的充要條件,但是采用DFS(離散傅立葉級數(shù))這一分析工具仍然可以對其進(jìn)行傅立葉分析。 根據(jù)DTFT,對于有限長序列作Z變換或序列傅立葉變換都是可行的,或者說,有限長序列的頻域和復(fù)頻域分析在理論上都已經(jīng)解決;但對于數(shù)字系統(tǒng),無論是Z變換還是序列傅立葉變換的適用方面都存在一些問題,重要是因?yàn)轭l率變量的連續(xù)性性質(zhì)(DTFT變換出連續(xù)頻譜),不便于數(shù)字運(yùn)算和儲存。 參考DFS,可以采用類似DFS的分析方法對解決以上問題??梢园延邢揲L非周期序列假設(shè)為一無限長周期序列的一個(gè)主直周期,即對有限長非周期序列進(jìn)行周期延拓,延拓后的序列完全可以采用DFS進(jìn)行處理,即采用復(fù)指數(shù)基頻序列和此有限長時(shí)間序列取相關(guān),得出每個(gè)主值在各頻率上的頻譜分量以表示出這個(gè)“主值周期”的頻譜信息。 由于DFT借用了DFS,這樣就假設(shè)了序列的周期無限性,但在處理時(shí)又對區(qū)間作出限定(主值區(qū)間),以符合有限長的特點(diǎn),這就使DFT帶有了周期性。另外,DFT只是對一周期內(nèi)的有限個(gè)離散頻率的表示,所以它在頻率上是離散的,就相當(dāng)于DTFT變換成連續(xù)頻譜后再對其采樣,此時(shí)采樣頻率等于序列延拓后的周期N,即主值序列的個(gè)數(shù)。 2.同步檢波 答:同步檢波是用一個(gè)與載波同頻同相的本振信號與已調(diào)信號相乘來實(shí)現(xiàn)信號解調(diào)的過程。同步檢波就指是在收聽中波、短波時(shí),將鄰近相互打架的兩個(gè)或多個(gè)電臺,通過同步檢波濾出一個(gè)較強(qiáng)的電臺,并清晰的收聽到這個(gè)電臺。同步檢波針對中短波而言,不適用于調(diào)頻,在使用二次變頻的情況下,可以不打開同步檢波開關(guān),但在打開同步檢波開關(guān)時(shí),一定使用了二次變頻。 3.包絡(luò)檢波 答:從調(diào)幅波包絡(luò)中提取調(diào)制信號的過程:先對調(diào)幅波進(jìn)行整流,得到波包絡(luò)變化的脈動電流,再以低通濾波器濾除去高頻分量,便得到調(diào)制信號。 包絡(luò)檢波電路有很多種,無源的有二極管檢波,有源的有三極管、運(yùn)放等;還有單向檢波、橋式檢波、同步檢波等等。最簡單的,也是用得最多的就是二極管和三極管 4.串行通信與同步通信異同,特點(diǎn),比較。 答:串行通信的數(shù)據(jù)是逐位傳送的,發(fā)送方發(fā)送的每一位都具有固定的時(shí)間間隔,這就要求接收方也要按照發(fā)送方同樣的時(shí)間間隔來接收每一位,可以大大節(jié)省傳輸線,但是速度慢。并行通信是多位數(shù)據(jù)同時(shí)傳送,傳送速度快,但需要較多的傳輸線,通信成本高,只適用于近距離的傳送。 5.什么是鎖相環(huán)(PLL)?鎖相環(huán)的工作原理是什么? 答:鎖相環(huán)主要由壓控振蕩器,鑒相器,低通濾波器,以及參考頻率振蕩器組成。壓控振主要實(shí)現(xiàn)電壓與頻率的變換,鑒相器主要實(shí)現(xiàn)把壓控振的頻率與參考頻率振蕩器的頻率進(jìn)行比較。低通濾波器主要是濾除信號中的高頻分量,參考頻率振蕩器提供參考頻率。鎖相環(huán)是一種反饋電路,其作用是使得電路上的時(shí)鐘和某一外部時(shí)鐘的相位同步。PLL通過比較外部信號的相位和由壓控晶振(VCXO)的相位來實(shí)現(xiàn)同步的,在比較的過程中,鎖相環(huán)電路會不斷根據(jù)外部信號的相位來調(diào)整本地晶振的時(shí)鐘相位,直到兩個(gè)信號的相位同步 鎖相環(huán)的工作原理: 1、壓控振蕩器的輸出經(jīng)過采集并分頻; 2、和基準(zhǔn)信號同時(shí)輸入鑒相器; 3、鑒相器通過比較上述兩個(gè)信號的頻率差,然后輸出一個(gè)直流脈沖電壓; 4、控制VCO,使它的頻率改變; 5、這樣經(jīng)過一個(gè)很短的時(shí)間,VCO 的輸出就會穩(wěn)定于某一期望值。 6.同步異步傳輸?shù)牟町? 答:同步通信是指在約定的通信速率下,發(fā)送端和接收端的時(shí)鐘信號頻率和相信始終保持一致(同步),這就保證了通信雙方在發(fā)送和接收數(shù)據(jù)時(shí)具有完全一致的定時(shí)關(guān)系。異步通信是指通信中兩個(gè)字符之間的時(shí)間間隔是不固定的,而在一個(gè)字符內(nèi)各位的時(shí)間間隔是固定的。 7:數(shù)字濾波器的分類和結(jié)構(gòu)特點(diǎn)。 答:按濾波器的沖激響應(yīng)分類,數(shù)字濾波器可分為有限沖激響應(yīng)濾波器(稱為FIR濾波器)和無限沖激響應(yīng)濾波器(稱為IIR濾波器)。按照實(shí)現(xiàn)方法來分類,數(shù)字濾波器可分為三類:遞歸型數(shù)字濾波器、非遞歸型數(shù)字濾波器和快速傅立葉變換型(FFT)。 8:IIR,F(xiàn)IR濾波器的異同。 答:IIR數(shù)字濾波器與FIR濾波器相比,前者保留了模擬濾波器的優(yōu)點(diǎn),幅頻特性較好,但存在相位失真。后者相頻特性較好,可實(shí)現(xiàn)線性相位,但在相同指標(biāo)要求下要比前者的階數(shù)高的多。IIR數(shù)字濾波器的設(shè)計(jì)方法主要有雙線性Z變換法和沖激響應(yīng)不變法;FIR數(shù)字濾波器的設(shè)計(jì)方法主要有窗函數(shù)法、頻率抽樣法和切比雪夫逼近法等。 9:FPGA和ASIC的概念,他們的區(qū)別。 答:FPGA是可編程ASIC。ASIC:專用集成電路,它是面向?qū)iT用途的電路,專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶的特定要求,能以低研制成本,短、交貨周期供貨的全定制,半定制集成電路。與 門陣列等其它ASIC(Application Specific IC)相比,它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)。 10:卷積的條件 答:假設(shè)兩個(gè)信號,求它們的卷積時(shí),如果利用微分與積分性質(zhì)進(jìn)行卷積,那么微分的信號必須滿足lim=0的條件,即要求微分的信號必須是有始信號(或時(shí)限信號)。由以上討論可知,直接利用卷積的微分與積分性質(zhì)計(jì)算卷積時(shí),必須首先對兩個(gè)相卷積的信號進(jìn)行考查,如果微分的信號不是有始信號,將會得出錯(cuò)誤的結(jié)果;如果微分的信號是有始信號,可放心地利用卷積的微分與積分性質(zhì),直接進(jìn)行卷積計(jì)算。- 1.請仔細(xì)閱讀文檔,確保文檔完整性,對于不預(yù)覽、不比對內(nèi)容而直接下載帶來的問題本站不予受理。
- 2.下載的文檔,不會出現(xiàn)我們的網(wǎng)址水印。
- 3、該文檔所得收入(下載+內(nèi)容+預(yù)覽)歸上傳者、原創(chuàng)作者;如果您是本文檔原作者,請點(diǎn)此認(rèn)領(lǐng)!既往收益都?xì)w您。
下載文檔到電腦,查找使用更方便
9.9 積分
下載 |
- 配套講稿:
如PPT文件的首頁顯示word圖標(biāo),表示該P(yáng)PT已包含配套word講稿。雙擊word圖標(biāo)可打開word文檔。
- 特殊限制:
部分文檔作品中含有的國旗、國徽等圖片,僅作為作品整體效果示例展示,禁止商用。設(shè)計(jì)者僅對作品中獨(dú)創(chuàng)性部分享有著作權(quán)。
- 關(guān) 鍵 詞:
- 模電數(shù)電 面試 知識
鏈接地址:http://m.kudomayuko.com/p-6680139.html