《《微電子學概論》-ch4集成電路制造工藝CMOS工藝.ppt》由會員分享，可在線閱讀，更多相關(guān)《《微電子學概論》-ch4集成電路制造工藝CMOS工藝.ppt（45頁珍藏版）》請在裝配圖網(wǎng)上搜索。
1、集成電路制造工藝,CMOS集成電路制造工藝,上一次課的主要內(nèi)容,從原始硅片到封裝測試前的關(guān)鍵工藝 圖形轉(zhuǎn)換：將設(shè)計在掩膜版(類似于照相底片)上的圖形轉(zhuǎn)移到半導體單晶片上。 工藝：光刻、刻蝕 摻雜：根據(jù)設(shè)計的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等 工藝：擴散，離子注入 ，退火 薄膜制備：制作各種材料的薄膜 工藝：氧化，化學氣相淀積，物理氣相淀積,工藝集成,工藝集成：組合工藝，制備不同類型的集成電路,CMOS反相器,雙極工藝 雙極集成電路 CMOS工藝 CMOS集成電路,,,柵電極： 重摻雜的多晶硅,,,,,,多晶硅,氧化層,,金屬,,,,,,,,,,,,,,,,,
2、,,,,,,,,N 襯底,P 阱,Al,,,,,N+,N+,P+,P+,源,源,漏,漏,,P+,,,,,,,,,,,體,,,,,,,,,,,,,,,,,,,,,,,,,,,N 襯底,P 阱,Al,,,,,N+,N+,P+,P+,源,源,漏,漏,,P+,,,,,,,,,,,體,N型(100)襯底的原始硅片,P阱(well),,,,N襯底,P阱CMOS集成電路工藝流程,制備阱的原因：需要在同一襯底上制備p和n兩種類型MOSFET,,,,,,N襯底,P,形成P阱 初始氧化：生成二氧化硅薄氧化層(氧化層作用) 淀積氮化硅層：離子注入時的掩蔽層 光刻，定義出P阱位置 反應(yīng)離子刻蝕氮化硅層 P阱離子注入:
3、 帶氧化層注入,,,,,,,,,硼注入,,,,,,N襯底,,,P阱,,,,,N襯底,,,P阱,推阱 退火驅(qū)入：使阱的深度達到所需要求（激活） 有一定氧化 去掉氮化硅、氧化層,,N型(100)襯底的原始硅片,P阱(well),,隔離,,隔離工藝 MOS晶體管結(jié)構(gòu): 自隔離性 相鄰MOS管之間區(qū)域（氧化層）上有導線經(jīng)過時，寄生MOS管可能開啟，相鄰晶體管之間的隔離被破壞,器件間的泄漏電流，相互干擾甚至導致邏輯狀態(tài)改變,隔離不完全,,,MOS集成電路隔離：如何防止寄生晶體管開啟 增大場氧化層厚度 提高場氧下面硅層的表面摻雜濃度，提高閥值,,N襯底,,,P阱,,,,,,,,,,,,,,,,,,,,,,
4、,,,硼注入,,,,,,,,生長一層薄氧化層 淀積一層氮化硅 光刻場區(qū)，有源區(qū)被光刻膠保護 反應(yīng)離子刻蝕氮化硅 場區(qū)離子注入：同時也形成溝道阻擋層 熱生長厚的場氧化層（激活，半槽氧化隔離） 去掉氮化硅層,,LOCOS隔離(local oxidation),場氧光刻掩膜版,,N襯底,,P阱,,,,,,,,,,,,,,,N襯底,,,P阱,,,,,,,,LOCOS隔離,,鳥嘴現(xiàn)象：費面積，存在窄溝效應(yīng),NMOS、PMOS結(jié)構(gòu),NMOS結(jié)構(gòu) PMOS結(jié)構(gòu),,N型(100)襯底的原始硅片,P阱(well),,隔離,,,閾值調(diào)整注入,閾值調(diào)整注入 可以不用掩膜版 可以用掩膜版,,N襯底,,,P阱,,,,,
5、,,,,,閾值調(diào)整注入,,,,磷,,,,,,,閾值調(diào)整注入 可以不用掩膜版 直接注入磷，調(diào)整PMOS管的閾值電壓 NMOS管有一定雜質(zhì)補償，與阱注入共同考慮，調(diào)整閾值電壓,,N襯底,,,P阱,,,,,,,,,,閾值調(diào)整注入,磷,,,,,閾值調(diào)整注入：可以用掩膜版 PMOS閾值調(diào)整版光刻 注入磷 NMOS閾值調(diào)整版光刻 注入硼 去膠,硼,,,,,,,N襯底,,,P阱,,,,,,,,,磷,,,,,PMOS閥值調(diào)整掩膜版,淀積氮化硅層 利用掩膜版，光刻 離子注入?yún)^(qū) 磷離子注入，調(diào)節(jié)閥值 去掉氮化硅層,,,N襯底,,,P阱,,,,,,,,,硼,,,,,NMOS閥值調(diào)整掩膜版,,,,淀積氮化硅層 利用掩
6、膜版，光刻 離子注入?yún)^(qū) 硼離子注入，調(diào)節(jié)閥值 去掉氮化硅層,,,,,,,,,,,,,,,,,,,,,,,,,N 襯底,P 阱,Al,,,,,N+,N+,P+,P+,源,源,漏,漏,,P+,,,,,,,,,,,體,閾值調(diào)整注入,柵氧化層和多晶硅柵,,,,,N襯底,,,P阱,,,,,,,,,,磷,,,,,,,,,,,形成柵氧化層和多晶硅柵 去除氧化層 生長柵氧化層，同時熱激活閾值注入 淀積多晶硅，注入磷形成摻雜多晶硅？ 刻蝕多晶硅柵（反應(yīng)離子刻蝕）,形成重摻雜，且為N型，電子導電空穴導電,,,,,,,,,N襯底,,,P阱,,,,,,,,,,,,,,,閾值調(diào)整注入,柵氧化層和多晶硅柵,,NMOS管源
7、漏注入 PMOS管源漏注入,,,,,,N襯底,,,P阱,,,,,,PR,磷,,,,,,,,,形成NMOS管的源漏區(qū) 在光刻膠上刻蝕出NMOS管源漏區(qū)摻雜的窗口，利用光刻膠保護PMOS管區(qū)域 自對準離子注入磷或砷（需先形成多晶硅柵），形成N管源漏區(qū) 去掉光刻膠（Photoresist）,,,,,,N襯底,,,P阱,,,,,,PR,磷,,,,,,,,,,,,,N襯底,,,P阱,,,,,,形成PMOS管的源漏區(qū) 在光刻膠上刻蝕出PMOS管源漏區(qū)摻雜的窗口，利用光刻膠保護NMOS管區(qū)域 自對準離子注入硼，形成P管源漏區(qū)、P阱引出 去掉光刻膠（Photoresist）,硼,,,,,,,,,,,P+,,,
8、,P+,P+,,,,N襯底,,,P阱,,,,,,硼,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N襯底,,,P阱,,,,,,,,,,,,,P+,P+,P+,N+,N+,,,,,N襯底,,,P阱,,,,,,,,,,,,,P+,P+,P+,N+,N+,形成自對準多晶硅/硅化物（salicide）：降低寄生電阻 低溫淀積氧化層 反應(yīng)離子刻蝕氧化層，形成側(cè)壁氧化層 淀積難熔金屬Ti或Co等 低溫退火，形成難溶金屬硅化物TiSi2或CoSi 去掉氧化層上的沒有發(fā)生化學反應(yīng)的Ti或Co 高溫退火，形成低阻穩(wěn)定的TiSi2或CoSi2,,,,,,,,,N襯底,,,P阱,,,,,,,,,
9、,,,P+,P+,P+,N+,N+,,,,,,,,形成自對準多晶硅/硅化物（salicide）：降低寄生電阻 低溫淀積氧化層 反應(yīng)離子刻蝕氧化層，形成側(cè)壁氧化層 淀積難熔金屬Ti或Co等 低溫退火，形成難溶金屬硅化物TiSi2或CoSi 去掉氧化層上的沒有發(fā)生化學反應(yīng)的Ti或Co 高溫退火，形成低阻穩(wěn)定的TiSi2或CoSi2,NMOS結(jié)構(gòu) PMOS結(jié)構(gòu),,N型(100)襯底的原始硅片,P阱(well),,隔離,,閾值調(diào)整注入,柵氧化層和多晶硅柵,,NMOS管源漏注入 PMOS管源漏注入,,連線,,連線 接觸孔 金屬連線,,N襯底,,P阱,,,,,P+,,P+,P+,N+,N+,,,,,,,,
10、,,,,形成接觸孔（為了實現(xiàn)層間互連） 淀積氧化層（層間絕緣） 退火和致密 反應(yīng)離子刻蝕氧化層，形成接觸孔,,,,,,,,,,,,,,N襯底,,P阱,,,,,P+,,P+,P+,N+,N+,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N襯底,,P阱,,,,,P+,,P+,P+,N+,N+,,,,,,,,,,,,,,,,,金屬連線 形成接觸孔后，淀積金屬鎢(W)，形成鎢塞 淀積金屬層，形成第一層金屬，如Al-Si、Al-Si-Cu等 光刻金屬版，定義出連線圖形 刻蝕金屬連線層，形成互連圖形,,,,,,,,,,,,,,形成穿通接觸孔 化學氣相淀積磷硅玻璃 通過化
11、學機械拋光進行平坦化 光刻穿通接觸孔版 反應(yīng)離子刻蝕磷硅玻璃，形成穿通接觸孔 形成第二層金屬 淀積金屬層，如Al-Si、Al-Si-Cu合金等 光刻第二層金屬版，定義出連線圖形 反應(yīng)離子刻蝕，形成第二層金屬互連圖形,NMOS結(jié)構(gòu) PMOS結(jié)構(gòu),,N型(100)襯底的原始硅片,P阱(well),,隔離,,連線,,鈍化、測試、封裝,,形成鈍化層 在低溫條件下(小于300)淀積氮化硅(PECVD) 光刻鈍化版 刻蝕氮化硅，形成鈍化圖形，刻出壓焊點 測試、封裝，完成集成電路的制造工藝,壓焊點,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,1、試簡述N阱CMOS晶體管的工藝流程。 2、畫出CMOS反相器的截面圖,作 業(yè),
《微電子學概論》-ch4集成電路制造工藝CMOS工藝.ppt
