微電子學(xué)概論Cha.ppt

《微電子學(xué)概論Cha.ppt》由會員分享，可在線閱讀，更多相關(guān)《微電子學(xué)概論Cha.ppt（94頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、第 四 章 集成電路制造工藝,集成電路的制造需要非常復(fù)雜的技術(shù)，它主要由半導(dǎo)體物理與器件專業(yè)負(fù)責(zé)研究。VLSI設(shè)計者可以不去深入研究，但是作為從事系統(tǒng)設(shè)計的工程師，有必要了解芯片設(shè)計中的工藝基礎(chǔ)知識，才能根據(jù)工藝技術(shù)的特點優(yōu)化電路設(shè)計方案。對于電路和系統(tǒng)設(shè)計者來說，更多關(guān)注的是工藝制造的能力，而不是工藝的具體實施過程。 由于系統(tǒng)芯片SOC（System On Chip）的出現(xiàn)，給IC設(shè)計者提出了更高的要求，也面臨著新的挑戰(zhàn)：設(shè)計者不僅要懂系統(tǒng)、電路，也要懂工藝、制造。,學(xué)習(xí)工藝的必要性,集成電路設(shè)計與制造的主要流程框架,包括功能設(shè)計、邏輯設(shè)計、電路設(shè)計、掩膜版圖設(shè)計、計算機(jī)仿真（后面章節(jié)討論）

2、。,,集成電路的設(shè)計過程： 設(shè)計創(chuàng)意 + 仿真驗證,設(shè)計業(yè),,制造業(yè),芯片制造過程,AA,直拉單晶硅,,,集成電路芯片的顯微照片,集成電路的內(nèi)部單元(俯視圖),N溝道MOS晶體管,CMOS集成電路(互補(bǔ)型MOS集成電路)：目前應(yīng)用最為廣泛的一種集成電路，約占集成電路總數(shù)的95%以上。,4.1 集成電路制造工藝,圖形轉(zhuǎn)換：將設(shè)計在掩膜版(類似于照相底片)上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上 摻雜：根據(jù)設(shè)計的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等 制膜：制作各種材料的薄膜,一、圖形轉(zhuǎn)換：光刻,光刻三要素：光刻膠、掩膜版和光刻機(jī) 光刻膠又叫光致抗蝕劑，它是由光敏化合物、基體樹脂和有機(jī)溶劑

3、等混合而成的膠狀液體。光刻膠是對光、電子束或者x線等敏感，具有在顯影液中溶解性變化的性質(zhì)，同時具有耐腐蝕性的材料。光刻膠有正型和負(fù)型兩種。正型光刻膠受紫外線照射，其感光的部分發(fā)生光分解反應(yīng)溶于顯影液，末感光的部分顯影后仍然留在基片的表面。與此相反，負(fù)型光刻膠的未感光的部分溶于顯影液中，而感光部分顯影后仍留在基片表面。 光刻膠受到特定波長光線的作用后，導(dǎo)致其化學(xué)結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變 正膠：分辨率高，在超大規(guī)模集成電路工藝中，一般只采用正膠 負(fù)膠：分辨率差，適于加工線寬3m的線條,正膠：曝光后可溶 負(fù)膠：曝光后不可溶,光刻工藝流程示意圖,,,,光刻工藝（Photol

4、ithography) 將電路圖形轉(zhuǎn)移到晶片上,,Design = Mask （掩膜） = Wafer（晶片）,光刻需要的掩模,CMOS電路版圖和斷面構(gòu)造,版圖 Layout,掩模 Mask,CMOS工藝中使用的掩模 （與左圖對應(yīng)）,IC由不同層次的材料組成的。每一層上的圖形各不相同。在每一層上形成不同圖形的過程叫光刻。 版圖由代表不同類型“層”的多邊形組成。 在IC工藝中制作每一層時，都需要用掩模板來確定在什么位置進(jìn)行摻雜、腐蝕、氧化等。光刻是定域半導(dǎo)體面積的一種手段。在此確定的面積上，進(jìn)行工藝加工。 光刻的目的就是在二氧化硅或金屬薄膜上面刻蝕出與Mask上完全對應(yīng)的幾何圖形，從

5、而實現(xiàn)選擇性摻雜、腐蝕、氧化等目的。,光刻工序：光刻膠的涂覆爆光顯影刻蝕去膠,光刻的基本要素是掩模板和光刻膠。,三種光刻方式,二、幾種常見的光刻方法 接觸式光刻：分辨率較高，但是容易造成掩膜版和光刻膠膜的損傷。 接近式曝光：在硅片和掩膜版之間有一個很小的間隙(1025m)，可以大大減小掩膜版的損傷，分辨率較低 投影式曝光：利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，目前用的最多的曝光方式,三、超細(xì)線條光刻技術(shù) 甚遠(yuǎn)紫外線(EUV) 電子束光刻 X射線 離子束光刻,經(jīng)過光刻后在光刻膠上得到的圖形并不是器件的最終組成部分，光刻只是在光刻膠上形成臨時圖形。為了得到集成電路真正需要的圖形，

6、必須將光刻膠上的圖形轉(zhuǎn)移到硅片上。完成這種圖形轉(zhuǎn)換的方法之一就是將未被光刻膠掩蔽的部分通過選擇性腐蝕去掉。 常用的腐蝕方法分為濕法刻蝕和干法刻蝕,四、刻蝕技術(shù),濕法刻蝕：利用液態(tài)化學(xué)試劑或溶液通過化學(xué)反應(yīng)進(jìn)行刻蝕的方法 干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團(tuán)等)與材料發(fā)生化學(xué)反應(yīng)或通過轟擊等物理作用而達(dá)到刻蝕的目的,1. 濕法腐蝕： 利用液態(tài)化學(xué)試劑或溶液通過化學(xué)反應(yīng)進(jìn)行刻蝕的方法，用在線條較大的IC(3mm)； 優(yōu)點：選擇性好；重復(fù)性好；生產(chǎn)效率高；設(shè)備簡單；成本低； 缺點：鉆蝕嚴(yán)重；對圖形的控制性差； 廣泛應(yīng)用在半導(dǎo)體工藝中：磨

7、片、拋光、清洗、腐蝕；,2. 干法刻蝕,主要有濺射與離子束刻蝕、等離子刻蝕、反應(yīng)離子刻蝕等。 濺射與離子束刻蝕：通過高能惰性氣體離子的物理轟擊作用刻蝕，各向異性性好，但選擇性較差 等離子刻蝕(Plasma Etching)：利用放電產(chǎn)生的游離基與材料發(fā)生化學(xué)反應(yīng)，形成揮發(fā)物，實現(xiàn)刻蝕。選擇性好、對襯底損傷較小，但各向異性較差 反應(yīng)離子刻蝕(Reactive Ion Etching，簡稱為RIE)：通過活性離子對襯底的物理轟擊和化學(xué)反應(yīng)雙重作用刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點，同時兼有各向異性和選擇性好的優(yōu)點。目前，RIE已成為VLSI工藝中應(yīng)用最廣泛的主流刻蝕技術(shù) 干法刻蝕：主要指利用

8、低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團(tuán)等)與材料發(fā)生化學(xué)反應(yīng)或通過轟擊等物理作用而達(dá)到刻蝕的目的。 優(yōu)點：各項異性好，可以高保真的轉(zhuǎn)移光刻圖形；,4.2 擴(kuò)散與離子注入,摻雜：將需要的雜質(zhì)摻入特定的半導(dǎo)體區(qū)域中，以達(dá)到改變半導(dǎo)體電學(xué)性質(zhì)，形成PN結(jié)、電阻、歐姆接觸 磷(P)、砷(As) N型硅 硼(B) P型硅 摻雜工藝：擴(kuò)散、離子注入,一. 擴(kuò) 散,擴(kuò)散法（diffusion）是將摻雜氣體導(dǎo)入放有硅片的高溫爐中，將雜質(zhì)擴(kuò)散到硅片內(nèi)的一種方法。有以下兩種擴(kuò)散方式： 替位式擴(kuò)散：雜質(zhì)離子占據(jù)硅原子的位： 、族元素 一般要在很高的溫度(9501280)下進(jìn)行

9、磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)，可以利用氧化層作為雜質(zhì)擴(kuò)散的掩蔽層 間隙式擴(kuò)散：雜質(zhì)離子位于晶格間隙： Na、K、Fe、Cu、Au 等元素 擴(kuò)散系數(shù)要比替位式擴(kuò)散大67個數(shù)量級 對于雜質(zhì)擴(kuò)散，除了縱向擴(kuò)散（向垂直硅表面方向擴(kuò)散）外，還有橫向擴(kuò)散（向側(cè)面擴(kuò)散）。,雜質(zhì)橫向擴(kuò)散示意圖,立體示意圖,剖面圖,由于橫向擴(kuò)散，實際的擴(kuò)散區(qū)寬度將大于氧化層掩蔽窗口的尺寸，對制作小尺寸器件不利,,擴(kuò)散方法主要有：固態(tài)源擴(kuò)散、液態(tài)源擴(kuò)散和氣態(tài)源擴(kuò)散,橫向擴(kuò)散使擴(kuò)散區(qū)的四個角為球面狀，引起電場在該處集中，導(dǎo)致pn結(jié)擊穿電壓降低。,,,摻雜層的橫向擴(kuò)展,固態(tài)源擴(kuò)散：如B2O3、P2O5

10、、BN等,利用固態(tài)源進(jìn)行擴(kuò)散的裝置示意圖,利用液態(tài)源進(jìn)行擴(kuò)散的裝置示意圖,二. 離子注入,離子注入：將具有很高能量的雜質(zhì)離子射入半導(dǎo)體襯底中的摻雜技術(shù)，摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目(劑量)決定.（需要進(jìn)行退火處理）.。 離子注入的主要特點： 摻雜的均勻性好 溫度低：小于600，可避免高溫過程引起的缺陷。 可以精確控制雜質(zhì)分布 可以注入各種各樣的元素 橫向擴(kuò)展比擴(kuò)散要小得多。（接近垂直射入襯底） 可以對化合物半導(dǎo)體進(jìn)行摻雜。（化合物半導(dǎo)體材料經(jīng)過高溫過程后，組分可能發(fā)生變化，因此無法采用高溫擴(kuò)散工藝進(jìn)行摻雜） 離子注入目前已成為集成電路工藝中主要的雜質(zhì)摻

11、雜技術(shù),離子注入系統(tǒng)的原理示意圖,離子注入系統(tǒng)主要包括：離子源（產(chǎn)生注入離子）、磁分析器（篩選出需要的雜質(zhì)離子）、加速管、聚焦和掃描系統(tǒng)、靶室和后臺處理系統(tǒng)。,離子注入到無定形靶中的高斯分布情況,離子注入原理：高能離子射入靶（襯底）后，不斷與襯底中的原子核以及核外電子碰撞，能量逐步損失，最后停止下來。每個離子停止下來的位置是隨機(jī)的，大部分將不在晶格上。,三.退 火,退火：也叫熱處理，集成電路工藝中所有的在氮氣等不活潑氣氛中進(jìn)行的熱處理過程都可以稱為退火。 退火作用： 激活雜質(zhì)：使不在晶格位置上的離子運動到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質(zhì)的作用； 消除晶格損傷引起的晶體缺陷；

12、退火方式： 爐退火：在擴(kuò)散爐中升溫然后降溫；時間太長，使雜質(zhì)分布發(fā)生顯著改變，引起橫向擴(kuò)散； 快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設(shè)備等)；可在很短時間(10-8102s)消除缺陷，激活雜質(zhì)，完成退火。,4.3 氧化工藝,氧化：制備SiO2層 SiO2的性質(zhì)及其作用 SiO2是一種十分理想的電絕緣材料，它的化學(xué)性質(zhì)非常穩(wěn)定，室溫下它只與氫氟酸發(fā)生化學(xué)反應(yīng),一. 氧化硅層的主要作用,在MOS電路中作為MOS器件的絕緣柵介質(zhì)，器件的組成部分 擴(kuò)散時的掩蔽層，離子注入的(有時與光刻膠、Si3N4層一起使用)阻擋層 作為集成電路的隔離介質(zhì)材

13、料 作為電容器的絕緣介質(zhì)材料 作為多層金屬互連層之間的介質(zhì)材料 作為對器件和電路進(jìn)行鈍化的鈍化層材料,二. SiO2的制備方法,熱氧化法 干氧氧化 水蒸汽氧化 濕氧氧化 干氧濕氧干氧(簡稱干濕干)氧化法 氫氧合成氧化 化學(xué)氣相淀積法 熱分解淀積法 濺射法,Si(固體) + O2 SiO2,Si + 2H2O SiO2 + 2H2,進(jìn)行干氧和濕氧氧化的氧化爐示意圖,化學(xué)汽相淀積(CVD),化學(xué)汽相淀積(Chemical Vapor Deposition)：通過氣態(tài)物質(zhì)的化學(xué)反應(yīng)在襯底上淀積一層薄膜材料的過程 CVD技術(shù)特點： 具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復(fù)性好、臺階覆蓋優(yōu)良

14、、適用范圍廣、設(shè)備簡單等一系列優(yōu)點 CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等,化學(xué)汽相淀積(CVD),常壓化學(xué)汽相淀積(APCVD) 低壓化學(xué)汽相淀積(LPCVD) 等離子增強(qiáng)化學(xué)汽相淀積(PECVD),常壓化學(xué)汽相淀積(APCVD)反應(yīng)器的結(jié)構(gòu)示意圖,低壓化學(xué)汽相淀積(LPCVD)反應(yīng)器的結(jié)構(gòu)示意圖 這種反應(yīng)器的最大特點是薄膜厚度的均勻性非常好,裝片量大,但淀積速度慢.,平行板型PECVD反應(yīng)器的結(jié)構(gòu)示意圖 (這種反應(yīng)器的最大優(yōu)點是淀積溫度低),化學(xué)汽相淀積(CVD),單晶硅的化學(xué)汽相淀積(外延)：一般地，將在

15、單晶襯底上生長單晶材料的工藝叫做外延，生長有外延層的晶體片叫做外延片 二氧化硅的化學(xué)汽相淀積：可以作為金屬化時的介質(zhì)層，而且還可以作為離子注入或擴(kuò)散的掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物用作擴(kuò)散源 低溫CVD氧化層：低于500 中等溫度淀積：500800 高溫淀積：900左右,SiCl4 + 2H2 Si + 4HCl,化學(xué)汽相淀積(CVD),多晶硅的化學(xué)汽相淀積：利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術(shù)的重大突破之一，它比利用金屬鋁作為柵極的MOS器件性能得到很大提高，而且采用多晶硅柵技術(shù)可以實現(xiàn)源漏區(qū)自對準(zhǔn)離子注入，使MOS集成電路的集成度得到很大提高。 氮化硅的化

16、學(xué)汽相淀積：中等溫度(780820)的LPCVD或低溫(300) PECVD方法淀積,物理氣相淀積(PVD),蒸發(fā)：在真空系統(tǒng)中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸汽原子，淀積在晶片上。按照能量來源的不同，有燈絲加熱蒸發(fā)和電子束蒸發(fā)兩種 濺射：真空系統(tǒng)中充入惰性氣體，在高壓電場作用下，氣體放電形成的離子被強(qiáng)電場加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上,蒸發(fā)原理圖,集成電路工藝,圖形轉(zhuǎn)換： 光刻：接觸光刻、接近光刻、投影光刻、電子束光刻 刻蝕：干法刻蝕、濕發(fā)刻蝕 摻雜： 離子注入 退火 擴(kuò)散 制膜： 氧化：干氧氧化、濕氧氧化等 CVD：APCVD、LPCVD、PE

17、CVD PVD：蒸發(fā)、濺射,作 業(yè),集成電路工藝主要分為哪幾大類，每一類中包括哪些主要工藝，并簡述各工藝的主要作用 簡述光刻的工藝過程,4.4 CMOS集成電路制造工藝,1、形成N阱（見圖a） 初始氧化 淀積氮化硅層 光刻1版，定義出N阱 反應(yīng)離子刻蝕氮化硅層 N阱離子注入，注磷,,雙阱CMOS工藝制作CMOS反相器的工藝流程圖如下：,（磷+砷）,（N阱光刻）,（N阱磷注入+砷注入）,（a）,2、形成P阱（見圖b，c） 在N阱區(qū)生長厚氧化層，其它區(qū)域被氮化硅層保護(hù)而不會被氧化 去掉光刻膠及氮化硅層 P阱離子注入，注硼,（硼）,（氧化層）,（N阱氧化）,,,（第一次p阱硼注入）,,（b）,3

18、、推阱 退火驅(qū)入 去掉N阱區(qū)的氧化層,（阱推進(jìn)）,（第二次和第三次p阱硼注入）,（c）,,4、形成場隔離區(qū)（見圖d） 生長一層薄氧化層 淀積一層氮化硅 光刻場隔離區(qū)，非隔離區(qū)被光刻膠保護(hù)起來 反應(yīng)離子刻蝕氮化硅 場區(qū)離子注入 熱生長厚的場氧化層 去掉氮化硅層,5、形成多晶硅柵（見圖d，e） 生長柵氧化層 淀積多晶硅 光刻多晶硅柵 刻蝕多晶硅柵,多晶硅柵,（d）,場氧 生長柵氧 多晶硅淀積 多晶硅刻蝕,,6、形成硅化物 淀積氧化層 反應(yīng)離子刻蝕氧化層，形成側(cè)壁氧化層 淀積難熔金屬Ti或Co等 低溫退火，形成C-47相的TiSi2或CoSi 去掉氧化層上的沒有發(fā)生化學(xué)反應(yīng)的Ti或Co 高溫退火，形

19、成低阻穩(wěn)定的TiSi2或CoSi2,（e）,側(cè)墻 選擇n注入 選擇p注入 源/漏雜質(zhì)激活 自對準(zhǔn)硅化物,,,7、形成N管源漏區(qū) 光刻，利用光刻膠將PMOS區(qū)保護(hù)起來 離子注入磷或砷，形成N管源漏區(qū) 8、形成P管源漏區(qū)（見圖e） 光刻，利用光刻膠將NMOS區(qū)保護(hù)起來 離子注入硼，形成P管源漏區(qū),,9、形成接觸孔 （見圖f） 化學(xué)氣相淀積磷硅玻璃層 退火和致密 光刻接觸孔版 反應(yīng)離子刻蝕磷硅玻璃，形成接觸孔,（f）,介質(zhì)I平坦化： 淀積氧化層 氧化層回流 光刻、刻蝕,10、形成第一層金屬（見圖g，h） 淀積金屬鎢(W)，形成鎢塞,（g）,濺射TiW LPCVD 鎢 刻蝕鎢,（W塞）,,11、形成第

20、一層金屬 淀積金屬層，如Al-Si、Al-Si-Cu合金等 光刻第一層金屬版，定義出連線圖形 反應(yīng)離子刻蝕金屬層，形成互連圖形,（h）,濺射Tiw 淀積Al（0.5%Cu) 形成金屬I,,12、形成穿通接觸孔（見圖i） 化學(xué)氣相淀積PETEOS 通過化學(xué)機(jī)械拋光進(jìn)行平坦化 光刻穿通接觸孔版 反應(yīng)離子刻蝕絕緣層，形成穿通接觸孔 13、形成第二層金屬（見圖i） 淀積金屬層，如Al-Si、Al-Si-Cu合金等 光刻第二層金屬版，定義出連線圖形 反應(yīng)離子刻蝕，形成第二層金屬互連圖形,（i）,淀積氧化層 刻蝕穿通孔 形成金屬II,14、合金 15、形成鈍化層 在低溫條件下(小于300)淀積氮化硅 光刻

21、鈍化版 刻蝕氮化硅，形成鈍化圖形 16、測試、封裝，完成集成電路的制造工藝 CMOS集成電路一般采用(100)晶向的硅材料 （過程見CMOS）,,AA,4.5 雙極集成電路制造工藝,雙極集成電路最主要的應(yīng)用領(lǐng)域是模擬和超高速集成電路,集成電路中晶體管的所有電極都必須制作在芯片的表面。在現(xiàn)代集成電路工藝中廣泛采用的是厚場氧化層隔離方法和先進(jìn)的溝槽隔離方法。,采用厚氧化層隔離技術(shù)的npn晶體管的截面圖,制作埋層（如圖a）：主要作用是減少集電極的串聯(lián)電阻。 初始氧化，熱生長厚度約為5001000nm的氧化層 光刻1#版(埋層版)，利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氧化層刻蝕掉，并去掉光刻膠 進(jìn)行大劑

22、量As+注入并退火，形成n+埋層,雙極集成電路工藝,（a）,,生長n型外延層（如圖b） 利用HF腐蝕掉硅片表面的氧化層 將硅片放入外延爐中進(jìn)行外延，外延層的厚度和摻雜濃度一般由器件的用途決定,（b）,,形成橫向氧化物隔離區(qū)（如圖c，d，e） 熱生長一層薄氧化層，厚度約50nm 淀積一層氮化硅，厚度約100nm 光刻2#版(場區(qū)隔離版）,（C）,形成橫向氧化物隔離區(qū) 利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氮化硅層-氧化層以及一半的外延硅層刻蝕掉 進(jìn)行硼離子注入,（d）,,形成橫向氧化物隔離區(qū) 去掉光刻膠，把硅片放入氧化爐氧化，形成厚的場氧化層隔離區(qū) 去掉氮化硅層,（e）,,形成基區(qū)（如圖f） 光刻3

23、#版(基區(qū)版)，利用光刻膠將收集區(qū)遮擋住，暴露出基區(qū) 基區(qū)離子注入硼,（f）,形成接觸孔（如圖g） ： 光刻4#版(基區(qū)接觸孔版) 進(jìn)行大劑量硼離子注入 刻蝕掉接觸孔中的氧化層,（g）,形成基極接觸（如圖h） 光刻5#版(基區(qū)接觸孔版) 進(jìn)行大劑量硼離子注入,,形成發(fā)射區(qū)和集電極接觸（如圖i） 光刻6#版(發(fā)射區(qū)版)，利用光刻膠將基極接觸孔保護(hù)起來，暴露出發(fā)射極和集電極接觸孔 進(jìn)行低能量、高劑量的砷離子注入，形成發(fā)射區(qū)和集電區(qū),（i）,金屬化（如圖j） 淀積金屬，一般是鋁或Al-Si、Pt-Si合金等 光刻7#版(連線版)，形成金屬互連線 合金：使Al與接觸孔中的硅形成良好的歐姆接觸，一般是在

24、450、N2-H2氣氛下處理2030分鐘 形成鈍化層 在低溫條件下(小于300)淀積氮化硅 光刻8#版(鈍化版) 刻蝕氮化硅，形成鈍化圖形 測試、封裝、完成集成電路的制造工藝,4.6 接觸與互連,Al是目前集成電路工藝中最常用的金屬互連材料 但Al連線也存在一些比較嚴(yán)重的問題 電遷移嚴(yán)重、電阻率偏高、淺結(jié)穿透等 Cu連線工藝有望從根本上解決該問題 IBM、Motorola等已經(jīng)開發(fā)成功 目前，互連線已經(jīng)占到芯片總面積的7080%；且連線的寬度越來越窄，電流密度迅速增加,幾個概念 場區(qū) 有源區(qū) 柵結(jié)構(gòu)材料 Al-二氧化硅結(jié)構(gòu) 多晶硅-二氧化硅結(jié)構(gòu) 難熔金屬硅化物/多晶硅-二氧化硅結(jié)構(gòu),4.7 隔

25、離技術(shù),在集成電路中要把晶體管在電學(xué)上隔離開，目前常用的隔離技術(shù)主要有： PN結(jié)隔離 等平面氧化層隔離 絕緣介質(zhì)隔離 溝槽隔離,標(biāo)準(zhǔn)隱埋集電極隔離工藝（簡稱SBC），見上圖。首先在p型硅襯底上利用擴(kuò)散技術(shù)形成n+埋層，再外延n型硅層，然后進(jìn)行隔離擴(kuò)散直通襯底的p型區(qū)，從而將外延層分割成一個一個孤立的n型區(qū)，不同n型區(qū)之間靠反向偏置的pn結(jié)隔離。缺點：隔離區(qū)較寬，限制了集成密度的提高；寄生電容較大，使電路速度受到限制；目前少用這種隔離結(jié)構(gòu)。,介質(zhì)隔離的工藝流程 優(yōu)點：隔離效果好。缺點：研磨背面時要求精確的機(jī)械定位。,在硅片上熱生長一層氧化硅并進(jìn)行光刻,,利用氧化層作為掩蔽進(jìn)行各向異性腐蝕，刻出V

26、形槽,,,去掉掩蔽氧化層后，熱生長一層厚度為1微米的氧化層,,該氧化層即為單晶硅和隨后淀積的多晶硅之間的介質(zhì)隔離層,,研磨硅片背面的單晶硅，直至磨出單晶硅島為止,,在這些硅島內(nèi)可制作各種類型的器件,,采用厚氧化層隔離技術(shù)的npn晶體管的截面圖,這種工藝中，橫向之間采用氧化層介質(zhì)隔離，縱向為pn結(jié)隔離，是一種混合隔離結(jié)構(gòu)。 優(yōu)點：寄生電容小，隔離面積小，適合于制作高速、高密度集成電路。,MOS集成電路隔離工藝,MOS晶體管的結(jié)構(gòu)本身具有自隔離性，在同一硅片上制作MOS晶體管無需采用隔離措施。但當(dāng)導(dǎo)線經(jīng)過相鄰MOS管之間的場氧化層上時,該導(dǎo)線將成為寄生MOS管的柵極,若導(dǎo)線上的電壓大到一定的程度時

27、就可能導(dǎo)致寄生MOS管開啟,使相鄰晶體管之間的隔離被破壞.因此,MOS集成電路隔離的實質(zhì)就是如何防止場寄生晶體管開啟.,局部氧化隔離（LOCOS）工藝 （MOS集成電路中應(yīng)用最為廣泛的隔離技術(shù)）,在硅片上熱生長一層薄氧化層，并CVD淀積一層氮化硅，之后進(jìn)行光刻，以光刻膠作為掩蔽層刻蝕場區(qū)的氮化硅，氧化硅層，通過離子注入進(jìn)行場區(qū)摻雜，去膠以后利用氮化硅作為掩蔽層進(jìn)行場區(qū)氧化，最后再去掉氮化硅，完成了LOCOS隔離工藝,,通過離子注入進(jìn)行場區(qū)摻雜,,溝槽隔離工藝,在硅片上熱生長一層氧化硅，并CVD淀積一層氮化硅，通過光刻定義出隔離槽的位置，之后利用反應(yīng)離子刻蝕技術(shù)刻蝕氮化硅、氧化硅，進(jìn)而刻出比較深

28、的隔離槽，并在隔離槽壁上熱氧化生長一層氧化層。最后再利用CVD方法淀積多晶硅或氧化硅回填隔離槽，實現(xiàn)了器件與器件之間的介質(zhì)隔離。,優(yōu)點：隔離效果好，消除了LOCOS隔離結(jié)構(gòu)中寄生雙極晶體管的閂鎖效應(yīng)；隔離間距小，有利于提高集成度；適合于制作窄寬度的MOS晶體管。,4.8 集成電路封裝工藝,在常見電路中的集成塊都是封裝好的集成電路,沒有封裝好的集成電路一般是不能直接使用,各種封裝類型 示意圖,4.9 集成電路工藝小結(jié),前工序 圖形轉(zhuǎn)換技術(shù)：主要包括光刻、刻蝕等技術(shù) 薄膜制備技術(shù)：主要包括外延、氧化、化學(xué)氣相淀積、物理氣相淀積(如濺射、蒸發(fā)) 等 摻雜技術(shù)：主要包括擴(kuò)散和離子注入等技術(shù),后工序 劃片 封裝 測試 老化 篩選,輔助工序 超凈廠房技術(shù) 超純水、高純氣體制備技術(shù) 光刻掩膜版制備技術(shù) 材料準(zhǔn)備技術(shù),作 業(yè),設(shè)計制備NMOSFET的工藝，并畫出流程圖,