基于PLL信號(hào)發(fā)生器的設(shè)計(jì)資料

基于PLL信號(hào)發(fā)生器的設(shè)計(jì)資料,基于,pll,信號(hào)發(fā)生器,設(shè)計(jì),資料 天津工程師范學(xué)院2006屆畢業(yè)設(shè)計(jì)(論文) 1 引言 隨著通信技術(shù)、數(shù)字電視、航空航天和遙控技術(shù)的不斷發(fā)展，對(duì)頻率源的頻率穩(wěn)定度、頻譜純度、頻率范圍和輸出頻率數(shù)量的要求也越來(lái)越高。為了提高頻率的穩(wěn)定度，經(jīng)常采用晶體振蕩器等方法來(lái)解決，但它很難產(chǎn)生多個(gè)頻率信號(hào)。而頻率合成技術(shù)，可以通過(guò)對(duì)頻率進(jìn)行加、減、乘、除運(yùn)算，從一個(gè)高穩(wěn)定度和高準(zhǔn)確度的標(biāo)準(zhǔn)信號(hào)源，產(chǎn)生大量具有同樣高穩(wěn)定度和高準(zhǔn)確度的不同頻率。頻率合成器是從一個(gè)參考頻率中產(chǎn)生多種頻率的器件。基于頻率合成器的這以一特點(diǎn)，利用鎖相式頻率合成技術(shù)，可以制作高穩(wěn)定度、寬頻帶的正弦波信號(hào)發(fā)生器。 2 設(shè)計(jì)要求 利用鎖相環(huán)技術(shù)產(chǎn)生一個(gè)失真度小、頻率從30MHz到100MHz的可調(diào)的正弦波信號(hào)。根據(jù)頻率的不同選擇不同步進(jìn)的標(biāo)準(zhǔn)頻率。當(dāng)信號(hào)處于較低頻率時(shí)，選擇步進(jìn)為1KHz的標(biāo)準(zhǔn)頻率，此時(shí)它的最小誤差不大于0.8%；當(dāng)信號(hào)在較高的頻率段時(shí)，選擇以25 KHz為標(biāo)準(zhǔn)頻率，它的最小誤差不大于0. 5%。 3方案論證與比較 3.1 壓控振蕩器方案論證與選擇 方案1：采用分立元件構(gòu)成。利用低噪聲場(chǎng)效應(yīng)管，用單個(gè)變?nèi)荻O管直接接入振蕩回路作為壓控器件。 圖3-1 壓控振蕩電路 電路是電容三點(diǎn)式振蕩器，如圖3-1所示。該方法實(shí)現(xiàn)簡(jiǎn)單，但是調(diào)試?yán)щy，而且輸出頻率不易靈活控制[1]。 方案2：采用壓控振蕩器和變?nèi)荻O管，及一個(gè)LC諧振回路構(gòu)成變?nèi)荻O管壓控振蕩器。只需要調(diào)節(jié)變?nèi)荻O管兩端的電壓，便可改變壓控振蕩的輸出頻率。由于采用了集成芯片，電路設(shè)計(jì)簡(jiǎn)單，系統(tǒng)可靠性高，并且利用鎖相環(huán)頻率合成技術(shù)可以使輸出頻率穩(wěn)定度進(jìn)一步提高。 綜上所述，方案2具有更優(yōu)良的物性和更簡(jiǎn)單的電路構(gòu)成，所以使用方案2作為本次設(shè)計(jì)的方案。 3.2 頻率合成器的設(shè)計(jì)方案論證與選擇 方案1:采用直接式頻率合成器技術(shù),將一個(gè)或幾個(gè)晶體振蕩器產(chǎn)生的標(biāo)準(zhǔn)頻率通過(guò)諧波發(fā)生器產(chǎn)生一系列頻率,然后再對(duì)這些頻率進(jìn)行倍頻、分頻或混頻，獲得大量的離散頻率。其組成框圖如3-2所示。直接式頻率合成器頻率穩(wěn)定度高，頻率轉(zhuǎn)換時(shí)間短，頻率間隔小。但系統(tǒng)中需要用大量的混頻器、濾波器等，體積大，易產(chǎn)生過(guò)多雜散分量，而且成本高、安裝調(diào)試都比較困難。 晶振 諧波發(fā)生器 分頻器 倍頻器 混頻器 fOut2 fOut3 fOut1 圖3-2 直接式頻率合成 方案2：采用模擬鎖相式頻率合成器技術(shù)，通過(guò)環(huán)路分頻器降頻，將VCO的頻率降低，與參考頻率進(jìn)行鑒相。優(yōu)點(diǎn)：可以得到任意小的頻率間隔；鑒相器的工作頻率不高，頻率變化范圍不大，較容易實(shí)現(xiàn)，帶內(nèi)帶外噪聲和鎖定時(shí)間易于處理，頻率穩(wěn)定度與參考晶振的頻率穩(wěn)定度相同。缺點(diǎn)是分頻率的提高要通過(guò)增加循環(huán)次數(shù)來(lái)實(shí)現(xiàn)，電路超小型化和集成化比較復(fù)雜[2]。 方案3：采用數(shù)字鎖相環(huán)式頻率合成技術(shù)，由晶振、鑒頻/鑒相（FD/PD）、環(huán)路濾波器（LPF）、可變分頻器（÷N）和壓控振蕩器（VCO）組成。組成框圖如圖5-1所示。利用鎖相環(huán)，將VCO的輸出頻率鎖定在所需頻率上。此電路可以很好地選擇所需頻率信號(hào)，抑制雜散分量，并且避免了大量的濾波器，采用大規(guī)模的集成芯片，與前兩種方案相比可以簡(jiǎn)化頻率合成部分的設(shè)計(jì)，有利于集成化和小型化。頻率合成采用大規(guī)模集成PLL芯片BU2614，VCO選用MC1648； 綜上所述，選擇方案3即采用大規(guī)模PLL芯片BU2614和其他芯片構(gòu)成數(shù)字鎖相環(huán)式頻率合成器。 4 系統(tǒng)組成 根據(jù)要求設(shè)計(jì)信號(hào)發(fā)生器，輸出信號(hào)為正弦波。設(shè)計(jì)中采用鎖相環(huán)式的頻率合成技術(shù)，利用鎖相環(huán)，使輸出的正弦波頻率與晶體振蕩器的穩(wěn)定度一樣。控制部分采用單片機(jī)來(lái)完成，利用數(shù)碼管對(duì)頻率進(jìn)行顯示并對(duì)頻率值進(jìn)行存儲(chǔ)。系統(tǒng)框圖如圖4-1所示 數(shù)碼顯示頻率 AT89C51 頻率合成器BU2614 低通濾波器 壓控振蕩器 鍵盤控制 頻率測(cè)量電路 輸出 存儲(chǔ)電路 圖4-1系統(tǒng)框圖 5 鎖相環(huán)介紹 5.1 鎖相環(huán)的概念 鎖相環(huán)是指使高頻振蕩器的頻率與基準(zhǔn)頻率的整數(shù)倍頻率一致時(shí)所使用的電路。通?；鶞?zhǔn)振蕩器都使用晶體振蕩器，所以高頻振蕩的頻率穩(wěn)定度與晶體振蕩器相同。 5.2 鎖相環(huán)基本框圖 圖5-1是鎖相環(huán)的基本結(jié)構(gòu)圖，由VCO、相位比較器、基準(zhǔn)頻率振蕩器、環(huán)路濾波器所組成的。在這里用表示基準(zhǔn)頻率振蕩器頻率，則表示VCO的頻率。當(dāng)壓控振蕩器的頻率由于某種原因而發(fā)生變化時(shí)，必然相應(yīng)地產(chǎn)生相位的變化。相位 利用低通濾波器把誤差信號(hào)變成直流電壓 比較與從而產(chǎn)生誤差信號(hào)PD 鑒相器 （PD） VCO（電壓控制振蕩器） 環(huán)路濾波器 基準(zhǔn)振蕩頻率 振蕩頻率隨VR而變化 Ud(t) υC(t) UR(t) 0 圖5-1 PLL的基本結(jié)構(gòu)圖 的變化在鑒相器中與參考晶體振蕩器的穩(wěn)定相位相比較，使鑒相器輸出一個(gè)與相位誤差成比例的誤差電壓分量υC(t)。υC(t)用來(lái)控制壓控振蕩器中的壓控元件參數(shù)，一般指的是變?nèi)荻O管，而這壓控元件又是VCO振蕩回路的組成部分，結(jié)果壓控元件電容量的變化將VCO的輸出頻率又拉回穩(wěn)定值來(lái)。這樣，VCO的輸出頻率穩(wěn)定 度即由參考晶體振蕩器所決定。 由頻率與相位的關(guān)系可知，瞬時(shí)頻率與瞬時(shí)相位的關(guān)系是： ω（t）= (5.1) = + (5.2) 式中的為初始相位，為瞬時(shí)頻率。 由上面討論可知加到鑒相器的兩個(gè)振蕩信號(hào)的頻率差為： (5.3) 為參考晶體振蕩器的頻率， 壓控蕩頻率。 此時(shí)的瞬時(shí)相位差為 =　　　　+ (5.4) 當(dāng)兩個(gè)振蕩器的頻率相等時(shí)它們的瞬時(shí)相位差是一個(gè)常數(shù)，即： = (5.5) Δω（t）= =0 (5.6) 亦即當(dāng)兩個(gè)振蕩頻率相等時(shí)，有相位差，無(wú)頻率差[3]。 5.3 鑒相器的時(shí)序圖 當(dāng)與 的關(guān)系為>。也就是VCO振蕩頻率低于時(shí)的狀態(tài)。此時(shí)相位比較器的輸出PD，如圖5-2所示，產(chǎn)生正脈沖信號(hào)，使VCO的振蕩頻率提高的信號(hào)。反之，當(dāng)<是產(chǎn)生負(fù)脈沖。這一PD脈波信號(hào)經(jīng)過(guò)回路濾波器的積分，便可 圖5-2相位/頻率比較器的動(dòng)作 以得到直流電壓VR，可以控制VCO電路。由于控制電壓VR的變化，VCO振蕩頻率會(huì)提高。結(jié)果使得=在與的相位成為一致時(shí)，PD端子會(huì)成為高阻抗?fàn)顟B(tài)，使PLL被鎖定(Lock)。 5.4 捕捉帶與通頻帶 壓控振蕩器本來(lái)處于失鎖狀態(tài)時(shí)，由于環(huán)路的作用，使壓控振蕩頻率逐漸向標(biāo)準(zhǔn)參考頻率靠近，靠近到一定程度后，環(huán)路即能進(jìn)入鎖定。這一過(guò)程叫做捕捉過(guò)程。系統(tǒng)能捕捉最大的頻率失諧范圍稱為捕捉帶或捕捉范圍。 當(dāng)環(huán)路已鎖定后，如果由于某種原因引起頻率變化，這種頻率變化反映為相位變化，則通過(guò)環(huán)路的作用，可使VCO的頻率和相位不斷跟蹤變化。這時(shí)環(huán)路即處于跟蹤狀態(tài)。環(huán)路所能保持跟蹤的最大失諧頻帶稱為同步帶，又稱為同步范圍或鎖定范圍。 6 單元電路的設(shè)計(jì) 6.1 壓控振蕩器 壓控振蕩就是在振蕩電路中采用壓控元件作為頻率控制器件。壓控器件一般是用變?nèi)荻?jí)管，它的電容量受到輸入電壓的控制，當(dāng)輸入電壓變化，就引起了起振蕩頻率的變化。因此，壓控振蕩器事實(shí)是一種電壓——頻率變換器。它的特性可用瞬時(shí)振蕩頻率與控制電壓υC之間的關(guān)系曲線來(lái)表示，如圖6-1所示。圖上的中心頻率是在沒(méi)有外加控制電壓時(shí)的固有頻率。在一定范圍內(nèi)，與υC之間是線性關(guān)系。在線性范圍內(nèi)，這一線性可用下列方程來(lái)表示。 （t）=+KrυC(t) (6.1) Kr是特性曲線的斜率，稱為VCO的增益或靈敏度，量綱為rad/s.V,它表示單位電壓所引起的振蕩角頻率變化的大小。 ω0 O υC 圖6-1 壓控振蕩器的特性曲線 6.1.1 壓控振蕩器MC1648 MC1648是一個(gè)8引線雙列直插的器件，內(nèi)部電路圖如圖6-2所示。壓控振蕩電路由芯片內(nèi)部Q8、Q5、Q4、Q1、Q7和Q6，10腳和12腳外接LC諧振回路組成正反饋的正弦振蕩電路[4]，其振蕩頻率： （6.2） （6.3） 、分別為電感、電容大小，為變?nèi)荻O管的電容量。 圖6-2 MC1648內(nèi)部原理圖 6.1.2 壓控振蕩電路設(shè)計(jì) 圖6-3為壓控振蕩電路圖。壓控振蕩器主要由壓控振蕩芯片MC1648和變?nèi)荻? 圖6-3 壓控振蕩電路 極管MV209以及諧振回路構(gòu)成。MC1648需要外接一個(gè)由電感和電容組成的并聯(lián)諧振回路[5]。為達(dá)到最佳工作性能，在工作頻率要求并聯(lián)諧振回路的QL≥100。電源采用＋5V 的電壓，振蕩器的輸出頻率隨加在變?nèi)荻O管上的電壓大小變化而變化。通過(guò)切換電源來(lái)切換電感量，從而改變振蕩頻率。 6.1.3 變?nèi)荻?jí)管與開關(guān)二級(jí)管切換電路 ⑴ 變?nèi)荻O管 變?nèi)荻?jí)管是一種特制的二級(jí)管，它的PN結(jié)電容變化范圍比較大，正常工作時(shí)，變?nèi)荻?jí)管加反相電壓，在其PN結(jié)上產(chǎn)生電荷存儲(chǔ)，于是相當(dāng)于一個(gè)電容，當(dāng)反向電壓改變時(shí)，變?nèi)荻?jí)管的結(jié)電容也發(fā)生相應(yīng)的變化 [6]。 變?nèi)荻?jí)管的結(jié)電容CVD和外加反向偏壓UR的關(guān)系可用下式表示。 （6.4） UR 是加在變?nèi)荻O管的反向電壓，CVD0為UR=0時(shí) 的結(jié)電容U0 是接觸電位差；n是電容變化系數(shù)。 ⑵ 電感切換電路 為了擴(kuò)大頻率的帶寬，通過(guò)切換電源來(lái)切換電感。圖6-4是開關(guān)二級(jí)管切換頻段電路圖。當(dāng)開S連接+5V時(shí)，開關(guān)二級(jí)管VD2截止，電感L1和L2相加，電感量較大，對(duì)應(yīng)于低頻段VL；當(dāng)S接向地時(shí)，VD2導(dǎo)通，L2被大電容2000pF短接，電感只剩下L1，電感量較小，對(duì)應(yīng)于高頻段 [7]。 圖6-4 電感切換電路 6.2 鎖相環(huán)式頻率合成器的設(shè)計(jì) 6.2.1 BU2614的管腳圖與內(nèi)部組成 BU2614為16管腳芯片，其管腳圖如圖6-5所示。管腳Xout與Xin為外接晶振管腳，一般接75KHz晶體，主要產(chǎn)生標(biāo)準(zhǔn)頻率和時(shí)鐘信號(hào)；CE、CLK和DA端分別為使能、時(shí)鐘和數(shù)據(jù)輸入端，PD為相位比較輸出。 圖6-5 BU2614管腳圖 BU2614是一種串行碼輸入的鎖相頻率合成器，它采用標(biāo)準(zhǔn)的I2C總路線結(jié)構(gòu)，可以工作在整個(gè)FM波段，具有低噪聲、低功耗、高靈敏度的特點(diǎn)，并具有中頻檢測(cè)功能。 BU2614內(nèi)部主要有相位比較器PD、可編程分頻器、參考分頻器、高穩(wěn)定晶體振蕩器及內(nèi)部控制器組成。當(dāng)單片機(jī)對(duì)BU2614送入一組數(shù)據(jù)， BU2614把接收到的數(shù)據(jù)與接收的信號(hào)頻率進(jìn)行比較后輸出一個(gè)PD，該P(yáng)D信號(hào)通過(guò)外部環(huán)路低通濾波后加在VCO上，通過(guò)VD的不斷調(diào)整使VCO振蕩頻率鎖定在與單片機(jī)送入數(shù)據(jù)相對(duì)應(yīng)的頻率上，實(shí)現(xiàn)頻率鎖定。 在內(nèi)部結(jié)構(gòu)中，移位鎖存器作用是把單片機(jī)送來(lái)的32位串行數(shù)據(jù)送入鎖存器后進(jìn)行串并轉(zhuǎn)換，其中16位控制可編程分頻器，3位控制參考分頻器，其余為內(nèi)部控制字?？删幊谭诸l器按照16位數(shù)據(jù)的控制要求，把 focs振蕩頻率信號(hào)經(jīng)過(guò)參考分頻之后的頻率信號(hào)fd與fr在PD中進(jìn)行比較，當(dāng) fd不等于fr時(shí)由PD輸出電壓VD控制VCO，使 focs穩(wěn)定在確定頻率上。參考分頻器通過(guò)狀態(tài)字中R 0、R1、R2三位數(shù)據(jù)把高穩(wěn)定度振蕩器產(chǎn)生的75kHz標(biāo)準(zhǔn)頻率進(jìn)行分頻?？奢敵?個(gè)固定頻率fr。PD把 fr和fd進(jìn)行鑒相比較，PD的輸出為高電平，低電平及高阻三態(tài)輸出，通過(guò)外部LF實(shí)現(xiàn)鎖相。 6.2.2 輸入、輸出數(shù)據(jù)形式 BU2614的串行數(shù)據(jù)輸入靠CE、CLK和DA三個(gè)端子完成。時(shí)鐘信號(hào)、數(shù)據(jù)信號(hào)和使能信號(hào)邏輯關(guān)系如圖6-6所示。其中T1應(yīng)大于15μs， T2大于2μs，時(shí)鐘寬度應(yīng)大于1μs。數(shù)據(jù)和狀態(tài)字共32位，從低位到高位依次排列為：D0、D1……D 15 、 圖6-6 CLK、DATA、CE的邏輯關(guān)系 P0、P1、P2 、*、*、*、*、CT、R0、R1、R 2、S、PS、*、GT、TS。其中D0到D 15、表示可變分頻比的16位二進(jìn)制數(shù)；*表示與控制不相關(guān)的位，可為1 或0；參考分頻器產(chǎn)生的標(biāo)準(zhǔn)頻率由R0、R1、R2三位數(shù)據(jù)控制，控制關(guān)系如表6-1所示。 表6-1 R0、R1、R2與標(biāo)準(zhǔn)頻率的關(guān)系 R0 R1 R2 標(biāo)準(zhǔn)頻率 0 0 0 25KHz 0 1 1 3.25 KHz 1 0 0 6.25 KHz 1 1 0 1 KHz 1 1 1 *PLL關(guān)閉 P0、P1、P2為輸出口控制數(shù)據(jù)，可使輸出通道打開或關(guān)閉。置0時(shí)為通道打開。S和PS可用于收音機(jī)中FM和AM的選擇。數(shù)據(jù)輸出由CD端輸出，此時(shí)CLK、CD與CE的邏輯關(guān)系與數(shù)據(jù)輸入類似，只不過(guò)CE要求為低電平。CT、GT等用于頻率測(cè)量與計(jì)數(shù)的控制。 6.2.3 BU2614的外圍電路工作原理 圖6-7 鎖相環(huán)控制電路圖 BU2614的外圍電路如圖6-7所示。5腳接收單片機(jī)的串行數(shù)據(jù)，該數(shù)據(jù)為12腳 反饋頻率FMOSC提供分頻系數(shù)N，內(nèi)部標(biāo)準(zhǔn)頻率由串行數(shù)據(jù)位中的R0、R1、R2的取直確定。該設(shè)計(jì)選擇R0、R1、R2 為000或110。當(dāng)頻率在25MHz到54MHz之間選擇標(biāo)準(zhǔn)頻率為1KHz，也就是R0、R1、R2為110；當(dāng)頻率在54MHz到110MHz之間選擇標(biāo)準(zhǔn)頻率為25 KHz。所選擇的標(biāo)準(zhǔn)頻率與/N比較，在PD輸出相位比較信號(hào)，根據(jù)PD輸出端的狀態(tài)，從低通濾波器得到相應(yīng)的直流電壓，該電壓直接控制壓控振蕩的變?nèi)荻O管，從壓控振蕩輸出的頻率通過(guò)電容耦合反饋到BU2614中使環(huán)路鎖定。 6.3 低通濾波器 圖6-8 濾波電路圖 低通濾波器由三極管和RC電路組成，其電路圖如圖6-8所示。低通濾波器用于濾除鑒相器輸出的誤差電壓中高頻分量和瞬變雜散干擾信號(hào)，以獲得更純的控制電壓，提高環(huán)路穩(wěn)定性和改善環(huán)路跟蹤性能和噪聲性能。鎖相穩(wěn)頻系統(tǒng)是一個(gè)相位反饋系統(tǒng)，其反饋目的是使VCO的振蕩頻率由自有偏差的狀態(tài)逐步過(guò)渡到準(zhǔn)確的標(biāo)準(zhǔn)值。而VCO如做調(diào)頻源用，其瞬時(shí)頻率總是偏離標(biāo)準(zhǔn)值的。振蕩器中心頻率不穩(wěn)主要由溫度、濕度、直流電源等外界因素引起，其變化是緩慢的，鎖相環(huán)路只對(duì)VCO平均中心頻率不穩(wěn)定所引起的分量（處于低通濾波器通帶之內(nèi)）起作用，使其中心頻率鎖定在設(shè)定的頻率上。因此，輸出的調(diào)頻波的中心頻率穩(wěn)定度很高[8]。 6.4 電源切換電路設(shè)計(jì) 電源切換電路如圖6-9所示。此控制電路是用三級(jí)管和光偶來(lái)控制輸出的高低電平，使開關(guān)二級(jí)管截止或?qū)ǎㄒ妶D6-4），從而來(lái)切換電感量。當(dāng)P3.0輸出高電平時(shí)，三極管導(dǎo)通，導(dǎo)致光偶導(dǎo)通，使輸出為低電平；當(dāng)P3.0為低電平時(shí)，三極管截止，導(dǎo)致光偶截止，使輸出為高電平[9]。 圖6-9 電源切換電路 6.5 電源電路設(shè)計(jì) 電源電路如圖6-10所示，由于低通需要12V的工作電壓、MC1648、單片機(jī)、BU2614 圖6-10 電源電路 等工作電壓需要5V，所以變壓器的輸出只需要接地和15V，考慮到高頻信號(hào)產(chǎn)生電路和單片機(jī)共用一個(gè)電源會(huì)互相干擾，所以采取對(duì)單片機(jī)單獨(dú)供電。由變壓器出來(lái)的交流信號(hào)分別經(jīng)過(guò)兩個(gè)L7812CV,一路直接接到低通和L7805CV；另一路L7812CV的輸出直接接到L7805CV，它的輸出單獨(dú)供給給單片機(jī)。在三端穩(wěn)壓管的輸入輸出端與地之間連接大容量的濾波電容，使濾掉紋波的效果更好，輸出的直流電壓更穩(wěn)定。接小容量高頻電容以抑制芯片自激，輸出引腳端連接高頻電容以減小高頻噪聲[10]。 6.6 存儲(chǔ)電路設(shè)計(jì) 6.6.1 AT24C02管腳介紹 AT24C02是美國(guó)ATMEL公司的低功耗CMOS串行EEPROM，它是內(nèi)含256×8位存儲(chǔ)空間，具有工作電壓寬（2.5～5.5V）、擦寫次數(shù)多（大于10000次）、寫入速度快（小于10ms）等特點(diǎn)。 AT24C02的1、2、3腳是三條地址線，用于確定芯片的硬件地址。，第8腳和第4腳分別為正、負(fù)電源。第5腳SDA為串行數(shù)據(jù)輸入/輸出，數(shù)據(jù)通過(guò)這條雙向I2C總線串行傳送。第6腳SCL為串行時(shí)鐘輸入線。SDA和SCL都需要和正電源間各接一個(gè)5.1K的電阻上拉。第7腳需要接地。 I2C總線是一種用于I2C器件之間連接的二線制總線。它通過(guò)SDA（串行數(shù)據(jù)線）及SCL（串行時(shí)鐘線）兩根線在連到總線上的器件之間傳送信息，并根據(jù)地址識(shí)別每個(gè)器件：不管是單片機(jī)、存儲(chǔ)器、LCD驅(qū)動(dòng)器還是鍵盤接口[11]。 6.6.2 I2C總線的特性 ⑴ I2C總線的基本結(jié)構(gòu)　 采用I2C總線標(biāo)準(zhǔn)的單片機(jī)或I2C器件，其內(nèi)部不僅有I2C接口電路，而且將內(nèi)部各單元電路按功能劃分為若干相對(duì)獨(dú)立的模塊，通過(guò)軟件尋址實(shí)現(xiàn)片選，減少了器件片選線的連接。CPU不僅能通過(guò)指令將某個(gè)功能單元電路掛靠或摘離總線，還可對(duì)該單元的工作狀況進(jìn)行檢測(cè)，從而實(shí)現(xiàn)對(duì)硬件系統(tǒng)的既簡(jiǎn)單又靈活的擴(kuò)展與控制。 ⑵ 雙向傳輸?shù)慕涌谔匦浴? 傳統(tǒng)的單片機(jī)串行接口的發(fā)送和接收一般都各用一條線，而I2C總線則根據(jù)器件的功能通過(guò)軟件程序使其可工作于發(fā)送或接收方式。當(dāng)某個(gè)器件向總線上發(fā)送信息時(shí)，它就是發(fā)送器(也叫主器件)，而當(dāng)其從總線上接收信息時(shí)，又成為接收器(也叫從器件)。主器件用于啟動(dòng)總線上傳送數(shù)據(jù)并產(chǎn)生時(shí)鐘以開放傳送的器件，此時(shí)任何被尋址的器件均被認(rèn)為是從器件。I2C總線的控制完全由掛接在總線上的主器件送出的地址和數(shù)據(jù)決定。 總線上主和從(即發(fā)送和接收)的關(guān)系不是一成不變的，而是取決于此時(shí)數(shù)據(jù)傳送的方向。SDA和SCL均為雙向I/O線，通過(guò)上拉電阻接正電源。當(dāng)總線空閑時(shí)，兩根線都是高電平。連接總線的器件的輸出級(jí)必須是集電極或漏極開路，以具有線“與”功能。I2C總線的數(shù)據(jù)傳送速率在標(biāo)準(zhǔn)工作方式下為100kbit/s，在快速方式下，最高傳送速率可達(dá)400kbit/s。 ⑶ I2C總線上的時(shí)鐘信號(hào)　 在I2C總線上傳送信息時(shí)的時(shí)鐘同步信號(hào)是由掛接在SCL時(shí)鐘線上的所有器件的邏輯“與”完成的。SCL線上由高電平到低電平的跳變將影響到這些器件，一旦某個(gè)器件的時(shí)鐘信號(hào)下跳為低電平，將使SCL線一直保持低電平，使SCL線上的所有器件開始低電平期。此時(shí)，低電平周期短的器件的時(shí)鐘由低至高的跳變并不能影響SCL線的狀態(tài)，于是這些器件將進(jìn)入高電平等待的狀態(tài)。 當(dāng)所有器件的時(shí)鐘信號(hào)都上跳為高電平時(shí)，低電平期結(jié)束，SCL線被釋放返回高電平，即所有的器件都同時(shí)開始它們的高電平期。其后，第一個(gè)結(jié)束高電平期的器件又將SCL線拉成低電平。這樣就在SCL線上產(chǎn)生一個(gè)同步時(shí)鐘?？梢姡瑫r(shí)鐘低電平時(shí)間由時(shí)鐘低電平期最長(zhǎng)的器件確定，而時(shí)鐘高電平時(shí)間由時(shí)鐘高電平期最短的器件確定。 ⑷ 數(shù)據(jù)的傳送　 在數(shù)據(jù)傳送過(guò)程中，必須確認(rèn)數(shù)據(jù)傳送的開始和結(jié)束。當(dāng)時(shí)鐘線SCL為高電平時(shí)，數(shù)據(jù)線SDA由高電平跳變?yōu)榈碗娖蕉x為“開始”信號(hào)；當(dāng)SCL線為高電平時(shí)，SDA線發(fā)生低電平到高電平的跳變?yōu)椤敖Y(jié)束”信號(hào)。開始和結(jié)束信號(hào)都是由主器件產(chǎn)生。在開始信號(hào)以后，總線即被認(rèn)為處于忙狀態(tài)；在結(jié)束信號(hào)以后的一段時(shí)間內(nèi)，總線被認(rèn)為是空閑的。 I2C總線的數(shù)據(jù)傳送格式是：在I2C總線開始信號(hào)后，送出的第一個(gè)字節(jié)數(shù)據(jù)是用來(lái)選擇從器件地址的，其中前7位為地址碼，第8位為方向位(R/W)。方向位為“0”表示發(fā)送，即主器件把信息寫到所選擇的從器件；方向位為“1”表示主器件將從從器件讀信息。開始信號(hào)后，系統(tǒng)中的各個(gè)器件將自己的地址和主器件送到總線上的地址進(jìn)行比較，如果與主器件發(fā)送到總線上的地址一致，則該器件即為被主器件尋址的器件，其接收信息還是發(fā)送信息則由第8位(R/W)確定。 在I2C總線上每次傳送的數(shù)據(jù)字節(jié)數(shù)不限，但每一個(gè)字節(jié)必須為8位，而且每個(gè)傳送的字節(jié)后面必須跟一個(gè)認(rèn)可位（第9位），也叫應(yīng)答位（ACK）。每次都是先傳最高位，通常從器件在接收到每個(gè)字節(jié)后都會(huì)作出響應(yīng)，即釋放SCL線返回高電平，準(zhǔn)備接收下一個(gè)數(shù)據(jù)字節(jié)，主器件可繼續(xù)傳送。如果從器件正在處理一個(gè)實(shí)時(shí)事件而不能接收數(shù)據(jù)時(shí)，（例如正在處理一個(gè)內(nèi)部中斷，在這個(gè)中斷處理完之前就不能接收I2C總線上的數(shù)據(jù)字節(jié)）可以使時(shí)鐘SCL線保持低電平，從器件必須使SDA保持高電平，此時(shí)主器件產(chǎn)生1個(gè)結(jié)束信號(hào)，使傳送異常結(jié)束，迫使主器件處于等待狀態(tài)。當(dāng)從器件處理完畢時(shí)將釋放SCL線，主器件繼續(xù)傳送。 當(dāng)主器件發(fā)送完一個(gè)字節(jié)的數(shù)據(jù)后，接著發(fā)出對(duì)應(yīng)于SCL線上的一個(gè)時(shí)鐘（ACK）認(rèn)可位，在此時(shí)鐘內(nèi)主器件釋放SDA線，一個(gè)字節(jié)傳送結(jié)束，而從器件的響應(yīng)信號(hào)將SDA線拉成低電平，使SDA在該時(shí)鐘的高電平期間為穩(wěn)定的低電平。從器件的響應(yīng)信號(hào)結(jié)束后，SDA線返回高電平，進(jìn)入下一個(gè)傳送周期。 ⑸ 總線競(jìng)爭(zhēng)的仲裁　 總線上可能掛接有多個(gè)器件，有時(shí)會(huì)發(fā)生兩個(gè)或多個(gè)主器件同時(shí)想占用總線的情況。例如，多單片機(jī)系統(tǒng)中，可能在某一時(shí)刻有兩個(gè)單片機(jī)要同時(shí)向總線發(fā)送數(shù)據(jù)，這種情況叫做總線競(jìng)爭(zhēng)。I2C總線具有多主控能力，可以對(duì)發(fā)生在SDA線上的總線競(jìng)爭(zhēng)進(jìn)行仲裁，其仲裁原則是這樣的：當(dāng)多個(gè)主器件同時(shí)想占用總線時(shí)，如果某個(gè)主器件發(fā)送高電平，而另一個(gè)主器件發(fā)送低電平，則發(fā)送電平與此時(shí)SDA總線電平不符的那個(gè)器件將自動(dòng)關(guān)閉其輸出級(jí)?？偩€競(jìng)爭(zhēng)的仲裁是在兩個(gè)層次上進(jìn)行的。首先是地址位的比較，如果主器件尋址同一個(gè)從器件，則進(jìn)入數(shù)據(jù)位的比較，從而確保了競(jìng)爭(zhēng)仲裁的可靠性。由于是利用I2C總線上的信息進(jìn)行仲裁，因此不會(huì)造成信息的丟失。 6.6.3 存儲(chǔ)電路的設(shè)計(jì) 存儲(chǔ)電路如圖6-11所示，由于A0、A1、A2沒(méi)有被AT24C02使用，所以它們可以不接或直接接VSS、VCC。WP接到VSS表示一般存儲(chǔ)器的操作使能，即允許讀和寫整個(gè)存儲(chǔ)器，如果接到VCC寫操作禁止，整個(gè)存儲(chǔ)器是寫保護(hù)，讀操作不受影響，在此把WP接VSS。因?yàn)镾DA是一個(gè)雙向的地址和數(shù)據(jù)傳送端口，它是開漏極的端口，因此必須接一個(gè)上拉電阻到VCC。它讀寫操作是通過(guò)單片機(jī)的控制來(lái)實(shí)現(xiàn)的[12]。 VCC VCC 圖6-11 存儲(chǔ)電路 6.7電子控制單元電路（ECU） ECU是控制系統(tǒng)的核心，其作用是對(duì)輸入的信號(hào)進(jìn)行檢測(cè)、運(yùn)算處理和邏輯判斷，根據(jù)預(yù)先存儲(chǔ)的控制程序和試驗(yàn)數(shù)據(jù)，向各執(zhí)行器發(fā)出控制指令，控制各執(zhí)行器的工作。 89C51是控制系統(tǒng)內(nèi)部的主要部分，它是整個(gè)控制系統(tǒng)的處理單元，AT89C51是一種帶4K字節(jié)可編程可擦除只讀存儲(chǔ)器的低電壓，高性能CMOS 8位微處理器，俗稱單片機(jī)。該器件采用ATMEL高密度非易失存儲(chǔ)器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的MCS-51 指令集和輸出管腳相兼容。由于將多功能8位CPU和閃爍存儲(chǔ)器組合在單個(gè)芯片中，ATMEL的AT89C51是一種高效微控制器，為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案[13]。 6.7.1 89C51單片機(jī)的管腳說(shuō)明 ⑴ VCC：供電電壓（5V） GND：接地 P0口：P0口為一個(gè)8位漏級(jí)開路雙向I/O口。當(dāng)P1口的管腳第一次寫1時(shí)，被定義為高阻輸入。P0能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù)/地址的低八位。在FIASH編程時(shí)，P0口作為原碼輸入口，當(dāng)FIASH進(jìn)行校驗(yàn)時(shí)，P0輸出原碼，此時(shí)P0外部必須被拉高。 圖6-12 MCS-51的引腳 P1口：P1口是一個(gè)內(nèi)部提供上拉電阻的8位雙向I/O口。P1口管腳寫入1后，被內(nèi)部上拉為高，可用作輸入，P1口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在FLASH編程和校驗(yàn)時(shí)，P1口作為低八位地址接收。 P2口：P2口為一個(gè)內(nèi)部上拉電阻的8位準(zhǔn)雙向I/O口。當(dāng)P2口被寫“1”時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時(shí)，P2口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。P2口當(dāng)用于外部程序存儲(chǔ)器或16位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)，P2口輸出地址的高八位。P2口在FLASH編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。 P3口：P3口管腳是8個(gè)帶內(nèi)部上拉電阻的準(zhǔn)雙向I/O口。當(dāng)P3口寫入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流這是由于上拉的緣故。 P3口也可作為AT89C51的一些特殊功能口，如下所示： P3口管腳備選功能 P3.0 RXD（串行輸入口） P3.1 TXD（串行輸出口） P3.2 /INT0（外部中斷0） P3.3 /INT1（外部中斷1） P3.4 T0（記時(shí)器0外部輸入） P3.5 T1（記時(shí)器1外部輸入） P3.6 /WR（外部數(shù)據(jù)存儲(chǔ)器寫選通） P3.7 /RD（外部數(shù)據(jù)存儲(chǔ)器讀選通） RST：復(fù)位輸入。要保持RST腳兩個(gè)機(jī)器周期的高電平時(shí)間。當(dāng)8051通電，時(shí) 鐘電路開始工作，系統(tǒng)即初始復(fù)位。常見復(fù)位電路如圖6-13所示。 圖6-13 復(fù)位電路 ALE/PROG：當(dāng)訪問(wèn)外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的低位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時(shí)，ALE端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的1/6。 /PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次/PSEN有效。但在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的/PSEN信號(hào)將不出現(xiàn)。 /EA/VPP：當(dāng)/EA保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器（0000H-FFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。當(dāng)/EA端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。在FLASH編程期間，此引腳也用于施加5V編程電源（VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。 XTAL2：來(lái)自反向振蕩器的輸出。 ⑵ 振蕩器特性： XTAL1和XTAL2分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內(nèi)振蕩器。石晶振蕩和陶瓷振蕩均可采用。如采用外部時(shí)鐘源驅(qū)動(dòng)器件，XTAL2應(yīng)不接。有余輸入至內(nèi)部時(shí)鐘信號(hào)要通過(guò)一個(gè)二分頻觸發(fā)器，因此對(duì)外部時(shí)鐘信號(hào)的脈寬無(wú)圖 任何要求，但必須保證脈沖的高低電平要求的寬度。 ⑶ MCS-51單片機(jī)的內(nèi)部結(jié)構(gòu)如圖6-14所示。 89C51單片機(jī)包含中央處理器、程序存儲(chǔ)器(ROM)、數(shù)據(jù)存儲(chǔ)器(RAM)、定時(shí)/計(jì)數(shù)器、并行接口、串行接口和中斷系統(tǒng)等幾大單元及數(shù)據(jù)總線、地址總線和控制總線等三大總線[14]。 ① 中央處理器 中央處理器(CPU)是整個(gè)單片機(jī)的核心部件，是8位數(shù)據(jù)寬度的處理器，能處理8位二進(jìn)制數(shù)據(jù)或代碼，CPU負(fù)責(zé)控制、指揮和調(diào)度整個(gè)單元系統(tǒng)協(xié)調(diào)的工作，完成 6-14 MCS-51內(nèi)部結(jié)構(gòu) 運(yùn)算和控制輸入輸出功能等操作。 ② 數(shù)據(jù)存儲(chǔ)器（RAM） 89C51內(nèi)部有128個(gè)8位用戶數(shù)據(jù)存儲(chǔ)單元和128個(gè)專用寄存器單元，它們是統(tǒng)一編址的，專用寄存器只能用于存放控制指令數(shù)據(jù)，用戶只能訪問(wèn)，而不能用于存放用戶數(shù)據(jù)，所以，用戶能使用的的RAM只有128個(gè)，可存放讀寫的數(shù)據(jù)，運(yùn)算的中間結(jié)果或用戶定義的字型表。 ③ 程序存儲(chǔ)器 89C51共有4096個(gè)E2PROM，用于存放用戶程序，原始數(shù)據(jù)或表格。 ④ 定時(shí)/計(jì)數(shù)器 ???89C51有兩個(gè)16位的可編程，以實(shí)現(xiàn)定時(shí)或計(jì)數(shù)產(chǎn)生中斷用于控制程序轉(zhuǎn)向。 ⑤ 并行輸入輸出口 ?89C51共有4組8位I/O口(P0、 P1、P2或P3)，用于對(duì)外部數(shù)據(jù)的傳輸。 ⑥ 全雙工串行口 89C51內(nèi)置一個(gè)全雙工串行通信口，用于與其它設(shè)備間的串行數(shù)據(jù)傳送，該串行口既可以用作異步通信收發(fā)器，也可以當(dāng)同步移位器使用。 ⑦ 中斷系統(tǒng) 89C51具備較完善的中斷功能，有兩個(gè)外中斷、兩個(gè)定時(shí)/計(jì)數(shù)器中斷和一個(gè)串行中斷，可滿足不同的控制要求，并具有2級(jí)的優(yōu)先級(jí)別選擇。 ⑧ 時(shí)鐘電路? 89C51內(nèi)置最高頻率達(dá)12MHz的時(shí)鐘電路，用于產(chǎn)生整個(gè)單片機(jī)運(yùn)行的脈沖時(shí)序，但89C51單片機(jī)需外置振蕩電容。 單片機(jī)的結(jié)構(gòu)有兩種類型，一種是程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器分開的形式，即哈佛(Harvard)結(jié)構(gòu)，另一種是采用通用計(jì)算機(jī)廣泛使用的程序存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器合二為一的結(jié)構(gòu)，即普林斯頓(Princeton)結(jié)構(gòu)。INTEL的MCS-51系列單片機(jī)采用的是哈佛結(jié)構(gòu)的形式 。 6.8 頻率測(cè)量顯示電路 顯示電路如圖6-15所示[15]。由于鎖相環(huán)產(chǎn)生正弦波的頻率較高，無(wú)法用單片機(jī)直接來(lái)測(cè)量它的頻率，必須先用高速分頻器來(lái)對(duì)它進(jìn)行分頻，使它降低到單片機(jī)的測(cè)量范圍之內(nèi)。但又考慮到性價(jià)比的問(wèn)題，可直接用頻率合成器BU2614的控制字和分頻比來(lái)送給單片機(jī)顯示。當(dāng)控制字是8600H時(shí)，也就是R0、R1、R2為000時(shí)，選擇步進(jìn)為1K的標(biāo)準(zhǔn)頻率，頻率范圍從25MHz到54MHz，根據(jù) (6.5) N是分頻比，為輸入BU2614的頻率， 為標(biāo)準(zhǔn)信號(hào)源頻率 可計(jì)算出分頻比的范圍： (6.6) (6.7) 轉(zhuǎn)化成十六進(jìn)制的變化范圍是從61A8H到D2F0H。當(dāng)控制字是8000H時(shí)，R0、R1、R2為110時(shí)，步進(jìn)為25KHz標(biāo)準(zhǔn)頻率，頻率從54 MHz 到110MHz，根據(jù)上面的公式可得分頻數(shù)從0870H到1130H。送顯示的時(shí)候可把它的分頻數(shù)乘于所選擇的標(biāo)準(zhǔn)頻率，然后進(jìn)行BCD碼轉(zhuǎn)換，再送給單片機(jī)處理。 分頻比可通過(guò)按鍵來(lái)調(diào)整。設(shè)置四個(gè)按鍵，分別是加一、加十、減一、減十。當(dāng)需要選擇較大調(diào)整時(shí)，可選擇加十或減十；當(dāng)需要較小范圍調(diào)整時(shí)，可選擇加一或減一。 圖6-15 顯示電路 7 軟件設(shè)計(jì) 7.1軟件分析 本設(shè)計(jì)軟件的主要作用是用來(lái)控制BU2614、存儲(chǔ)器AT24C02以及頻率的顯示。 因?yàn)檩敵稣也ǖ念l帶范圍較寬，又考慮到精確度的要求，當(dāng)步進(jìn)為1KHz、控制字為FFFFH時(shí)，輸出頻率的最大值只能為65.536MHz，所以為了達(dá)到更高的頻率，又能提高精確度，必須選擇兩種不同的標(biāo)準(zhǔn)頻率。以54MHz為分界點(diǎn)，當(dāng)?shù)陀?4MHz時(shí)，選擇以1KHz為步進(jìn)，當(dāng)高54MHz時(shí)，選擇以25KHz為步進(jìn)。當(dāng)控制字為8600H時(shí)，分頻數(shù)乘于1KHz；當(dāng)控制字為8000H時(shí)，分頻數(shù)乘于25KHz。因?yàn)榉诸l數(shù)乘于標(biāo)準(zhǔn)頻率化成BCD碼以后占用的字節(jié)數(shù)不同，所以要調(diào)用兩個(gè)不同的顯示單元。調(diào)整頻率時(shí)，可通過(guò)按鍵來(lái)實(shí)現(xiàn)，根據(jù)調(diào)用不同的子程序可以完成分頻比加一、加十、減一、減十，當(dāng)復(fù)位鍵按下時(shí)，顯示的頻率為50MHz。每次判斷有按鍵按下時(shí)重新調(diào)用存儲(chǔ)，寫入新的數(shù)據(jù)，以防掉電時(shí)重新復(fù)位。軟件流程圖如圖7-1、7-2所示。 高頻段 初始化 化 清屏 低頻段 P2.7清0 P2.7置1 寫B(tài)U2614 寫B(tài)U2614 調(diào)用顯示2 調(diào)用顯示1 調(diào)用存儲(chǔ) 判斷按鍵是否按下 執(zhí)行相應(yīng)按鍵的功能 是 否 高頻段還是低頻段 圖7-1主流程圖 按鍵是否按下 判斷哪個(gè) 按鍵按下 是 否 按鍵1 按鍵2 按鍵3 按鍵4 加1 加10 減10 減1 寫B(tài)U2614 調(diào)用顯示 把值寫入24C02 圖7-2 按鍵流程圖 8 測(cè)試結(jié)果 統(tǒng)調(diào)以后，用示波器可測(cè)量出各個(gè)頻率值與相對(duì)應(yīng)的電壓值，由于考慮到正弦波的頻帶寬不能一一列出，這里測(cè)出以10MHz為步長(zhǎng),從25MHz到105MHz的9個(gè)測(cè)試頻率點(diǎn)。從表8-1測(cè)試結(jié)果可以得出，在65MHz的時(shí)候電壓值最大，也就是在這個(gè)頻率點(diǎn)的時(shí)候Q值最大。 表8-1頻率與電壓的對(duì)應(yīng)關(guān)系(頻率單位MHz) 理想頻率 25 35 45 55 65 75 85 95 105 測(cè)得頻率 24.6 34.7 45.2 55.3 65.3 75.4 85.5 95.4 105.5 電壓(V) 1.29 1.42 1.52 1.68 2.00 1.50 0.95 0.65 0.45 9 結(jié)論 由于晶體振蕩器單頻點(diǎn)的局限性，難于滿足多頻點(diǎn)的要求。本設(shè)計(jì)為了修正石英晶體振蕩器的不足，運(yùn)用鎖相環(huán)來(lái)產(chǎn)生一個(gè)高穩(wěn)定度、高精確度、多頻點(diǎn)的正弦波信號(hào)。產(chǎn)生的正弦波信號(hào)可應(yīng)用于調(diào)頻、解調(diào)、通信、電視等領(lǐng)域。 本設(shè)計(jì)的優(yōu)點(diǎn)是，通過(guò)切換電感可擴(kuò)大鎖相環(huán)的帶寬，實(shí)現(xiàn)25MHz到110MHz可調(diào)的頻率，結(jié)果滿足設(shè)計(jì)要求。 此設(shè)計(jì)調(diào)試比較困難，要求經(jīng)過(guò)低通濾波以后的直流電壓穩(wěn)定性較好,如果不穩(wěn)定會(huì)造成壓控振蕩輸出頻率抖動(dòng)。通過(guò)對(duì)低通中的RC值反復(fù)嘗試發(fā)現(xiàn)，如果C太小，會(huì)造成經(jīng)過(guò)低通以后的直流電壓有紋波成分；如果C太大，會(huì)造成了充放電的時(shí)間過(guò)長(zhǎng)，低通濾波的變化速度跟不上PD信號(hào)變化的速度，導(dǎo)致壓控振蕩輸出頻率變化特別緩慢。要實(shí)現(xiàn)設(shè)計(jì)要求中的任務(wù)，使壓控振蕩輸出頻率在25MHz到110MHz之間可變，就必須調(diào)整電感和電容的大小。電路中的高頻信號(hào)容易受到干擾，如果單片機(jī)與其它電路共用一個(gè)電源的話，會(huì)對(duì)單片機(jī)造成干擾；測(cè)試的時(shí)候不同的接地測(cè)出來(lái)的波形有較大差別，而且測(cè)試端的引線太長(zhǎng)，會(huì)造成高頻輻射而使波形失真。為了避免這種情況，一般連接線都用屏蔽線。此電路應(yīng)用范圍廣泛，日常生活中的很多地方都有它的應(yīng)用。如無(wú)線數(shù)據(jù)的收發(fā)，收音機(jī)等。隨著無(wú)線通信技術(shù)的發(fā)展，PLL信號(hào)源的應(yīng)用也會(huì)越來(lái)越廣泛。 參考文獻(xiàn) [1] 鈴木憲次.高頻電路的設(shè)計(jì)與制作，第1版，科學(xué)出版社，2005年,103-108. [2] 萬(wàn)天才.一種鎖相式頻率合成器的設(shè)計(jì)，微電子學(xué)，1999年，第3期，208. [3] 張肅文，陸兆熊.高頻電子線路，第3版，高等教育出版社，2004年，616-652. [4] 黃智偉，王彥，陳文光.全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽訓(xùn)練教程，第1版，電子工業(yè)出版社，2005年，304-314. [5] 全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽組委會(huì).第五屆全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽獲獎(jiǎng)作品選編第1版，北京理工大學(xué)出版社，2005年，10-17. [6] 周興華.變?nèi)荻O管和電調(diào)諧，電子世界，2000年，第6期，54. [7] 徐守堂，楊志民，徐大誠(chéng).電視接收技術(shù)，第1版，西安電子科技大學(xué)出版社，2003年，74. [8] 康華光，陳大欽.電子技術(shù)基礎(chǔ)，第4版，高等教育出版社，2003年，447. [9] 稻葉保.模擬技術(shù)應(yīng)用技巧101例，第1版，科學(xué)出版社，2006年，3. [10] WU Xunwei,HANG Guoqiang,Massoud Pedram. Low power DC circuits employing AC power supply, SCIENCE IN CHINA (INFORMATION SCIENCES), 2002 Vol.45 No.3, 232. [11] 鄭儉鋒.I2C總線的控制與實(shí)現(xiàn)，電子設(shè)計(jì)應(yīng)用，2004年，第7期，65. [12] 張俊謨.MCS-51和80C51系列單片機(jī)，電子世界，2001年，第8期，30. [13] 李廣弟，朱月秀，王秀山.單片機(jī)基礎(chǔ)，第2版，北京航空航天大學(xué)出版社，2001年，13-71. [14] 梅麗風(fēng)，王艷秋，張軍,et.單片機(jī)原理及接口技術(shù)，第1版，清華大學(xué)出版社，2004年，296-323. [15] 吳金戌，沈慶陽(yáng)，郭庭吉.8051單片機(jī)實(shí)踐與應(yīng)用，第1版，清華大學(xué)出版社，2002年，147-167. 致 謝 畢業(yè)設(shè)計(jì)意味著我大學(xué)四年的學(xué)習(xí)生活即將結(jié)束，從此我將踏上新的人生征途，進(jìn)入一個(gè)新的工作崗位，開始一段新的生活。在此，我要感謝在我做畢業(yè)設(shè)計(jì)期間幫助過(guò)我的老師。 首先我要感謝我的畢業(yè)設(shè)計(jì)指導(dǎo)老師李杰的大力幫助和支持。在做畢業(yè)設(shè)計(jì)的過(guò)程中，李老師給我提出了很多寶貴的具有建設(shè)性的意見。從一開始題目的講解，到簡(jiǎn)單的查找資料，到程序的設(shè)計(jì)及調(diào)試，再到后期元器件的買件、制作，李老師不厭其煩、盡心盡力的幫助我。還要感謝胡建明老師給予的幫助，在做畢業(yè)設(shè)計(jì)期間提供實(shí)驗(yàn)室，還幫助我解決許多難題。在此期間，李老師和胡老師淵博的知識(shí)，樂(lè)觀的人生態(tài)度，無(wú)時(shí)無(wú)刻不在影響著我，教我學(xué)到了很多做人的道理，這將使我受益終生。同時(shí)，此次畢業(yè)設(shè)計(jì)也是對(duì)我的綜合素質(zhì)的一種鍛煉和培養(yǎng)，使之能更加耐心、細(xì)致、謹(jǐn)慎、科學(xué)地思考遇到的難題，同時(shí)鍛煉了創(chuàng)新能力。 我還要感謝在畢業(yè)設(shè)計(jì)期間幫助過(guò)我的同學(xué)，在我最需幫助的時(shí)候，是他們無(wú)私的幫助解決了我的實(shí)際困難。 同時(shí)，我要感謝我的母校——天津工程師范學(xué)院，大學(xué)四年，這里給我留下了美好的回憶。特別是在我即將踏上工作崗位的同時(shí)，給了我這樣一個(gè)鍛煉的機(jī)會(huì)，使我加深了對(duì)以前知識(shí)的理解，拓寬了知識(shí)面，也提高了我對(duì)所學(xué)知識(shí)的綜合的應(yīng)用能力。祝愿母校的將來(lái)更美好。 最后，我要再一次感謝所有在此期間幫助過(guò)我的人，我衷心的祝福你們！ 附錄１：程序 頻率顯示與存儲(chǔ)程序 ;30H,31H,32H,33H為BU2614所用 ;34H-39H ;50h-57h VSDA EQU P3.2 ; EEPROM數(shù)據(jù)傳送口 VSCL EQU P3.1 ; EEPROM時(shí)鐘傳送口 SLA EQU 6AH ; EEPROM器件尋址字節(jié)存放單元 NUMBYT EQU 6BH ; EEPROM傳送字節(jié)數(shù)存放單元 MTD EQU 70H ; EEPROM發(fā)送數(shù)據(jù)緩沖單元 MRD EQU 6CH ; EEPROM讀出數(shù)據(jù)存放單元 SLAW EQU 0A0H ; EEPROM尋址字節(jié)寫 SLAR EQU 0A1H ; EEPROM尋址字節(jié)讀 ORG 0000H AJMP START ORG 0030H START: MOV SP,#80H MOV R4,#08H ;顯示緩沖區(qū)清零 MOV R0,#50H CLEAR: MOV @R0,#00H INC R0 DJNZ R4,CLEAR MOV P1,#0F0H LCALL VIICREAD ;MOV 30H,#0A8h ; MOV 31H,#61H ;MOV 32H,#00H ;MOV 33H,#86H MOV A,33H XRL A,#86H JZ CLRP27 SETB P2.7 AJMP DCZ CLRP27: CLR P2.7 DCZ: LCALL PUTBIT ANJIAN: JNB P3.3,DOU1 JNB P3.4,DOU1 JNB P3.5,DOU1 JNB P3.6,DOU1 NOP MOV A,33H XRL A,#86H JZ DD AJMP GG DD: LCALL DISP1 AJMP NET GG: LCALL DISP2 NET: LCALL DELAY LJMP ANJIAN DOU1: LCALL DELAY JNB P3.3,JIAYI0 JNB P3.4,JIASHI0 JNB P3.5,JIANYI0 JNB P3.6,JIANSHI0 LJMP ANJIAN JIAYI0: AJMP JIAYI JIASHI0: AJMP JIASHI JIANYI0: AJMP JIANYI JIANSHI0: AJMP JIANSHI JIAYI: MOV A,33H XRL A,#86H JZ DD1 AJMP GG1 DD1: LCALL DISP1 LCALL DISP1 AJMP NET1 GG1: LCALL DISP2 LCALL DISP2 NET1: MOV A,33H XRL A,#86H JZ CLRP271 SETB P2.7 AJMP DCZ1 CLRP271: CLR P2.7 DCZ1: MOV A,33H XRL A,#86H JZ DIJIAYI AJMP GAOJIAYI DIJIAYI: MOV A,31H CLR C SUBB A,#0D2H ;DIGAO JC JIA1 MOV A,30H CLR C SUBB A,#0F0H JC JIA1 SETB P2.7 MOV 30H,#08H MOV 31H,#070H MOV 32H,#00H MOV 33H,#80H LCALL PUTBIT LCALL VIICWRITE AJMP ANJIAN JIA1: CLR C MOV A,30H ADD A,#05H MOV 30H,A MOV A,31H ADDC A,#00H MOV 31H,A LCALL PUTBIT LCALL VIICWRITE AJMP ANJIAN GAOJIAYI: MOV A,31H CLR C SUBB A,#12H ;GAOGAO JC JIA2 MOV A,30H CLR C SUBB A,#0C0H JC JIA2 AJMP ANJIAN JIA2: CLR C MOV A,30H ADD A,#05H MOV 30H,A MOV A,31H ADDC A,#00H MOV 31H,A LCALL PUTBIT LCALL VIICWRITE AJMP ANJIAN JIASHI: MOV A,33H XRL A,#86H JZ DD2 AJMP GG2 DD2: LCALL DISP1 LCALL DISP1 AJMP NET2 GG2: LCALL DISP2 LCALL DISP