基于PLL信號發(fā)生器的設計資料

基于PLL信號發(fā)生器的設計資料,基于,pll,信號發(fā)生器,設計,資料 天津工程師范學院 2002級學生畢業(yè)設計（論文）中期報告 系別 電子系 班級 學生 姓名 指導 教師 課題名稱：基于PLL信號發(fā)生器的設計 簡述開題以來所做的具體工作、取得的進展及下一步主要工作： 2005-2006學年 （1）第一學期（11.15-12.15） ① 收集整理資料，認真閱讀資料，看懂電路的原理，對所設計的電路進行分析論證，記下各電路的優(yōu)缺點。選擇比較可取的電路而且電路所用到的器件必須是性價比較高在市場上比較容易買到的。 ② 分析整個系統(tǒng)的流程然后用框圖表示出來，由整體到局部。分析每個模塊電路的具體作用以及可能出現的問題。 ③ 查找各器件的管腳圖及其用法，根據公式計算所用到器件的型號及大小，列元件清單，購買器件。 （2）第二學期（4.5—4.20、4.20-5.10） 第一階段：根據以前整理的資料開始焊接工作，先構思整個系統(tǒng)的信號流程和布局工作，然后把整個系統(tǒng)分成幾個小模塊分別調試。 第二階段：完成所有模塊的調試任務，接著統(tǒng)調，在統(tǒng)調的過程中注意電源的正負極以及各模塊間的信號是否接好、是否共地、芯片是否裝反等。 （3）取得的進展 各模塊電路已基本實現，獲得的指標和設想差距不大。 （4）下一步的工作 ① 盡力解決統(tǒng)調過程中出現的問題，分析產生這種現象的原因。 ② 記下調試過程中各個指標。 ③ 整理資料，準備著手寫論文。 ④ 回想設計的整個過程，準備答辯。 學生簽字： 2006年 5 月8日 指導教師的建議與要求： 指導教師簽字： 年 月 日 天津工程師范學院 畢業(yè)設計（論文）任務書 2005 年 11 月 18日 題 目 （包括副標題） 基于PLL信號發(fā)生器的設計 教師姓名 系 別 電子系 職 稱 學生姓名 班 級 課題成果形式 論文□ 設計說明書□ 實物■ 軟件□ 其它□ 1．畢業(yè)設計（論文）課題任務的內容和要求（如原始數據、技術要求、工作要求等）： （1）畢業(yè)設計主要內容 利用鎖相環(huán)技術產生一個高頻正弦波，用單片機控制鎖相環(huán)的分頻比再與基準振蕩源比較，從而產生一個PD信號，再經過低通產生一個直流電壓來控制壓控振蕩，從而構成鎖相環(huán)路，當壓控振蕩的頻率與基準振蕩源的頻率相等時，環(huán)路鎖定，輸出一個穩(wěn)定的正弦波，并用數碼管來監(jiān)測輸出頻率。 （2）畢業(yè)設計的主要技術指標 ① 輸出波形沒有明顯失真 ②正弦波的帶寬從30MHz—100MHz變化 （3）工藝制作任務 利用萬能板完成每個模塊電路的焊接、調試。 （4）畢業(yè)設計基本要求 產生頻帶寬無失真的正弦波 （5）應收集的文獻資料 [1]高吉祥，黃智偉，陳和. 高頻電子線路.電子工業(yè)出版社,2003年,第1版 [2]吳運昌.模擬集成電路原理與應用.華南理工大學出版社,2001年,第1版 [3]全國大學生電子設計競賽組委會,第五屆全國大學生電子設計競賽獲獎作品選編.北京理工大學出版社,2003年,第1版 [4]高吉祥，黃智偉，丁文霞.數字電子技術.電子工業(yè)出版社,2003年,第1版 [5]吳金戎，8051單片機實踐與應用.清華大學出版社.2001年 [6]李廣弟，單片機基礎，北京航空航天大學出版社，2001年 [7][日]鈴木憲次著，何中庸譯，高頻電路設計與制作，科學出版社 [8]康華光，陳大欽.電子技術基礎.高等教育出版社，2003年,第4版 [9]稻葉保.模擬技術應用技巧101例[M].科學出版社，2006年,第1版 [10]鄭儉鋒.I2C總線的控制與實現.電子設計應用，2004年，第7期 [11]張俊謨. MCS-51和80C51系列單片機.電子世界，2001年，第8期 [12]梅麗風，王艷秋，張軍,et.單片機原理及接口技術.清華大學出版社，2004年,第1版 [13]吳金戌，沈慶陽，郭庭吉.8051單片機實踐與應用.清華大學出版社，2002年, 第1版 [14]周興華.變容二極管和電調諧.電子世界，2000年，第6期 [15]徐守堂，楊志民，徐大誠.電視接收技術.西安電子科技大學出版社，2003年,第1版 2．畢業(yè)設計（論文）工作進度計劃： 周 次 工作內容 第一周、第二周 第三周、第四周 第五周、第六周 第七周、第八、九周 第十、十一、十二周 查找資料、設計電路 方案論證、購買元件 制作電路、程序設計 系統(tǒng)制作、整體調試 總結論文、準備答辯 教研室（學科組）主任簽字： 天津工程師范學院 畢業(yè)設計（論文）前期檢查表 填表時間：2005年11月28日 專業(yè)班級 學生姓名 指導教師 職稱 課題名稱 基于PLL信號發(fā)生器的設計 選 題 方 面 是否屬專業(yè)內容 屬 于 結合實際程度 結 合 先進性可行性 適 當 難易程度 適 當 任 務 書 填 寫 規(guī)范程度 適 當 主要技術指標是否具體 具 體 工作量大小 適 當 圖紙及實物要求具體程度 具 體 參考文獻填寫規(guī)范程度 可 以 開題報告或 方案論證 可行性 是 必要性 是 先進性 是 經濟技術分析 是 有 何 建 議 廣泛收集資料，結合所學內容，做好畢業(yè)設計。 教研室主任簽字： 系主任簽字： 畢 業(yè) 設 計（論文） 題 目 基于PLL信號發(fā)生器的設計 副標題 性 質： 畢業(yè)設計 畢業(yè)論文 學生姓名 班 級 系 別 電子工程系 專 業(yè) 電子信息工程 指導教師 評定成績 優(yōu) 良 中 及格 不及格 畢業(yè)設計（論文）開題報告 基于PLL信號發(fā)生器的設計 系 別： 電子工程系 專 業(yè)： 學生姓名： 指導教師： 年11月22日 開題報告填寫要求 1．開題報告作為畢業(yè)設計（論文）答辯委員會對學生答辯資格審查的依據材料之一，應在指導教師指導下，由學生在畢業(yè)設計（論文）工作前期完成，經指導教師簽署意見、專家組及系主任審查后生效； 2．開題報告必須用黑墨水筆工整書寫或按教務處統(tǒng)一設計的電子文檔標準格式（可從教務處網頁上下載）打印，禁止打印在其它紙上后剪貼； 3．工程設計與軟件開發(fā)類的開題報告應包括以下內容： （1）主要任務以及主要技術經濟指標； （2）設計的國內外現狀和發(fā)展趨勢； （3）研究路線與關鍵技術； （4）實驗條件； （5）進度計劃； （6）參考文獻等； 4．科研論文類的開題報告應包括以下內容： （1）研究的目的； （2）研究的國內外現狀和發(fā)展趨勢； （3）主要研究內容與關鍵問題； （4）擬采用的研究手段； （5）進度計劃； （6）參考文獻等； 5．開題報告的撰寫應符合科技文獻規(guī)范，且不少于2000字；參考文獻應不少于15篇，包括科技期刊、教科書、專著等。 畢業(yè)設計（論文）開題報告 課題題目 基于PLL信號發(fā)生器的設計 課題類型 工程設計 課題來源 自擬 成果形式 實物 同組同學 無 開題報告內容（可另附頁） （詳細內容見附頁） 指導教師意見（課題難度是否適中、工作量是否飽滿、進度安排是否合理、工作條件是否具備等） 指導教師簽名： 月 日 專家組及系里意見（選題是否適宜、各項內容是否達到畢業(yè)設計（論文）大綱要求、整改意見等） 專家組成員簽字： 教學主任（簽章）： 月 日 附件：開題報告 基于PLL信號發(fā)生器的設計 一、主要任務及主要技術經濟指標 完成一個無明顯失真正弦波的設計，頻率范圍從30MHz—100MHz可調。 二、研究的現狀和發(fā)展趨勢 頻率合成器是電子系統(tǒng)的心臟，是決定電子系統(tǒng)性能的關鍵設備，隨著通信 、數字電視、衛(wèi)星定位、航空航天、雷達和電子對抗等技術的發(fā)展，對頻率合成器提出了越來越高的要求。頻率合成技術是將一個或多個高穩(wěn)定、高精確度的標準頻率經過一定變換，產生同樣高穩(wěn)定度和精確度的大量離散頻率的技術。頻率合成理論自20世紀30年代提出以來，已取得了迅速的發(fā)展，逐漸形成了目前的4種技術：直接頻率合成技術、鎖相頻率合成技術、直接數字式頻率合成技術和混合式頻率合成技術。 三、研究的路線與關鍵技術 鎖相式頻率合成器是采用鎖相環(huán)(PLL)進行頻率合成的一種頻率合成器。它是目前頻率合成器的主流，可分為整數頻率合成器和分數頻率合成器。在壓控振 蕩器與鑒相器之間的鎖相環(huán)反饋回路上增加整數分頻器，就形成了一個整數頻率合成器。通過改變分頻系數N，壓控振蕩器就可以產生不同頻率的輸出信號，其頻率是參考信號頻率的整數倍，因此稱為整數頻率合成器。輸出信號之間的最小頻率間隔等于參考信號的頻率，而這一點也正是整數頻率合成器的局限所在。圖1是鎖相式整數頻率合成器的原理框圖。 ～~~~~ 參考分頻器 鑒相器 LPF ～ 可變分頻器 fR fr VCO 1/N f0 Ve fout 1/R 圖1 瑣相式整數頻率合成器原理框圖 在VCO的輸出端和鑒相器的輸入端之間的反饋回路中加入了一個÷N的可變分頻器。 高穩(wěn)定度的參考振蕩器信號fR經R次分頻后，得到頻率為fr的參考脈沖信號。同時，壓控振蕩器的輸出經N次分頻后，得到頻率為f0的脈沖信號，兩個脈沖信號在鑒頻鑒相進行頻率或相位比較。當環(huán)路處于鎖定狀態(tài)時，輸出信號頻率： ?0=N?r 顯然，只要改變分頻比N，即可實現輸出不同頻率的?0，從而實現由?r合成?0的目的。其輸出頻率點間隔Δ?＝?r。 由于單環(huán)PLL頻率合成器難于同時滿足合成器在頻帶寬度、頻率分辨率和頻率轉換時間等多方面的性能要求，因此，現代通信與電子設備中采用多環(huán)PLL頻率合成器、吞除脈沖式鎖相環(huán)頻率合成器或鎖相環(huán)分數頻率合成器。 在多環(huán)頻率合成器中，使用多個鎖相環(huán)路。如在三環(huán)鎖相頻率合成器中，高位環(huán)提供頻率間隔較大的較高頻率輸出，低位環(huán)提供頻率間隔較小的較低頻率輸出，加法環(huán)將前兩部分加起來，從而獲得既有較高的工作頻率，頻率分辨率也很高，又能快速轉換頻率的合成信號輸出。 在實際應用中，特別是在超高頻工作情況下，為獲得較大范圍的頻率選擇(較多的頻率數)和較小的步進頻率，多采用吞除脈沖式鎖相環(huán)頻率合成器。其實現方法為，在M分頻器與壓控振蕩器之間插入高速雙模前置分頻器(÷P與÷(P＋1))和吞除脈沖計數器A，最終得到總頻計數分頻比： N=A(P+1)+P(M-A)=PM+A輸出信號頻率為： ?OUT=（PM+A）? r 可見，頻率范圍擴展了P倍，而頻率間隔仍然保持為較小的fr。 吞除脈沖鎖相式整數環(huán)頻率合成器是一種在通信、雷達等領域中得到廣泛應用的器件，它的最大特點是頻率間隔小、工作頻率高。鎖相式分數頻率合成器的輸出信號頻率不必是參考信號頻率的整數倍，可以是參考信號頻率的小數倍。如果參考電壓用fr表示，輸出電壓用?out表示，那么輸出信號和參考信號的關系可以表示為： ?out=(N+K/M)×?r 其中，K和M為整數，0≤K＜M，而M決定了小數頻率合成器的精度。小數頻率合成器 輸出信號的最小頻率間隔即輸出頻率精度由參考信號頻率和小數頻率合成器的分辨位數決定。由此可見，小數頻率合成器在支持較高頻率的參考信號的同時可以獲得很高的輸出頻率精度。小數頻率合成器有多種實現方式，其中Δ－∑小數頻率合成器是最成功的實現方式。 四、實驗條件： 利用電子系的實驗室設備 五、進度計劃： 序號 畢業(yè)設計階段性工作及成果 時間安排（初步） 1、 2、 3、 4、 5、 查找資料、設計電路 方案論證、購買元件 制作電路、程序設計 系統(tǒng)制作、整體調試 總結論文、準備答辯 第一周，第二周 第三周，第四周 第五周，第六周 第七周，第八、九周 第十周，第十一、十二周 六、參考文獻： [1]李廣弟. 單片機基礎[M].北京航空航天大學出版社 1996 [2]高吉祥，黃智偉，陳和. 高頻電子線路[M].電子工業(yè)出版社,2003年,第1版 [3]吳運昌.模擬集成電路原理與應用[M].華南理工大學出版社,2001年,第1版 [4]全國大學生電子設計競賽組委會.第五屆全國大學生電子設計競賽獲獎作品選編.北京理工大學出版社,2003年,第1版 [5]高吉祥，黃智偉，丁文霞.數字電子技術[M].電子工業(yè)出版社,2003年,第1版 [6]吳金戎.8051單片機實踐與應用[M].清華大學出版社.2001年 [7] [日]鈴木憲次，何中庸譯，高頻電路設計與制作，科學出版社. [8]康華光，陳大欽.電子技術基礎[M].高等教育出版社，2003年,第4版 [9]稻葉保.模擬技術應用技巧101例[M].科學出版社，2006年,第1版 [10]鄭儉鋒.I2C總線的控制與實現.電子設計應用，2004年，第7期 [11]張俊謨. MCS-51和80C51系列單片機.電子世界，2001年，第8期 [12]梅麗風，王艷秋，張軍,et.單片機原理及接口技術.清華大學出版社，2004年,第1版 [13]吳金戌，沈慶陽，郭庭吉.8051單片機實踐與應用.清華大學出版社，2002年, 第1版 [14]周興華.變容二極管和電調諧.電子世界，2000年，第6期 [15]徐守堂，楊志民，徐大誠.電視接收技術.西安電子科技大學出版社，2003年,第1版 天津工程師范學院 畢業(yè)設計（論文）指導檢查工作記錄表 系別 電子系 班級 學生姓名 指導教師 課題名稱 基于PLL信號發(fā)生器的設計 時間（學期、周次） 內容及指導記錄 2005-2006學年 第一學期 11.15-12.15 12.15-01.10 第二學期 2006.3-2006.4 2006.4-2006.5 2006.5-2006.6 布置畢業(yè)設計題目，講解畢業(yè)設計要求，學生初步了解畢業(yè)設計任務 根據畢業(yè)設計題目，查找相關資料 方案選擇，設計相關電路 完成實際電路的制作，編寫程序 調試各單元電路的程序，并進行統(tǒng)調，完成論文寫作 指導教師簽字： 基于PLL信號發(fā)生器的設計 摘 要: 隨著無線通信技術的應用和發(fā)展，對高質量的高頻信號源要求日益迫切，這主要表現在對頻率的穩(wěn)定度和準確度的要求越來越高，并且希望能方便地調整頻率。常見的信號產生方法很難滿足這些要求，如石英晶體振蕩器可以達到很高的頻率穩(wěn)定度，但是調整頻率困難；LC振蕩器調整頻率比較容易，但是頻率穩(wěn)定度和精度方面又達不到要求。而鎖相環(huán)頻率合成技術則可以同時滿足兩方面的要求。本設計正是基于這種技術來產生正弦波信號的，通過單片機控制頻率合成器，從而控制信號的輸出頻率。為了便于觀察頻率的變化，用數碼管監(jiān)測輸出頻率值并把當前值送到存儲器存儲。此設計電路可以產生頻率穩(wěn)定度、精度高的正弦波。 關鍵詞：鎖相環(huán) 單片機 存儲器 The Design of Signal Generator Based on the　PLL Abstract: With the application and development of wireless communication, it is demands for signal sources with high-quality and high-frequency;it is not only mainly reflected in the frequency stability and accuracy but also in hoping that the frequency could be easily adjusted. However, it is difficult to meet these demands by the common way generating signal source. For example, although quartz crystal oscillator can reach high stability of frequency, the adjustments of frequency is inconvenience; LC oscillator frequency adjustment is very convenient, But the stability and accuracy of frequency can't meet requirement. Compared with the methods above. phase locked loop frequency synthetic technology can meet all various aspects demands. The design is based on this technology to generate sine wave signal, frequency synthesizers is controlled by the Single Chip Microcomputer and controls the output frequency. In order to make convenience to observe the change of frequency, the system uses LED to monitor the output frequency and then send it to the memory devices. This design can generate sine wave with high stability and precision frequency. Keyword: Phase locked loop Single Chip Microcomputer Memory 目 錄 1引言………………………………………………………………………………………1 2設計要求…………………………………………………………………………………1 3 方案論證與比較…………………………………………………………………………1 4 系統(tǒng)組成…………………………………………………………………………………2 5 鎖相環(huán)介紹………………………………………………………………………………3 6單元電路設計……………………………………………………………………………5 6.1壓控振蕩器……………………………………………………………………………5 6.2 鎖相環(huán)式頻率合成器的設計…………………………………………………………7 6.3低通濾波器 …………………………………………………………………………10 6.4電源切換電路設計 …………………………………………………………………10 6.5 電源電路設計………………………………………………………………………11 6.6 存儲電路設計………………………………………………………………………11 6.7 電子控制單元電路（ECU）…………………………………………………………14 6.8 頻率測量顯示電路…………………………………………………………………18 7 軟件設計………………………………………………………………………………19 8 測試結果………………………………………………………………………………21 9 結論……………………………………………………………………………………22 參考文獻…………………………………………………………………………………23 致謝………………………………………………………………………………………24 附錄1：程序……………………………………………………………………………25 附錄2：總電路圖………………………………………………………………………44 英文資料及中文翻譯……………………………………………………………………45 1 引言 隨著通信技術、數字電視、航空航天和遙控技術的不斷發(fā)展，對頻率源的頻率穩(wěn)定度、頻譜純度、頻率范圍和輸出頻率數量的要求也越來越高。為了提高頻率的穩(wěn)定度，經常采用晶體振蕩器等方法來解決，但它很難產生多個頻率信號。而頻率合成技術，可以通過對頻率進行加、減、乘、除運算，從一個高穩(wěn)定度和高準確度的標準信號源，產生大量具有同樣高穩(wěn)定度和高準確度的不同頻率。頻率合成器是從一個參考頻率中產生多種頻率的器件?；陬l率合成器的這以一特點，利用鎖相式頻率合成技術，可以制作高穩(wěn)定度、寬頻帶的正弦波信號發(fā)生器。 2 設計要求 利用鎖相環(huán)技術產生一個失真度小、頻率從30MHz到100MHz的可調的正弦波信號。根據頻率的不同選擇不同步進的標準頻率。當信號處于較低頻率時，選擇步進為1KHz的標準頻率，此時它的最小誤差不大于0.8%；當信號在較高的頻率段時，選擇以25 KHz為標準頻率，它的最小誤差不大于0. 5%。 3方案論證與比較 3.1 壓控振蕩器方案論證與選擇 方案1：采用分立元件構成。利用低噪聲場效應管，用單個變容二極管直接接入振蕩回路作為壓控器件。 圖3-1 壓控振蕩電路 電路是電容三點式振蕩器，如圖3-1所示。該方法實現簡單，但是調試困難，而且輸出頻率不易靈活控制[1]。 方案2：采用壓控振蕩器和變容二極管，及一個LC諧振回路構成變容二極管壓控振蕩器。只需要調節(jié)變容二極管兩端的電壓，便可改變壓控振蕩的輸出頻率。由于采用了集成芯片，電路設計簡單，系統(tǒng)可靠性高，并且利用鎖相環(huán)頻率合成技術可以使輸出頻率穩(wěn)定度進一步提高。 綜上所述，方案2具有更優(yōu)良的物性和更簡單的電路構成，所以使用方案2作為本次設計的方案。 3.2 頻率合成器的設計方案論證與選擇 方案1:采用直接式頻率合成器技術,將一個或幾個晶體振蕩器產生的標準頻率通過諧波發(fā)生器產生一系列頻率,然后再對這些頻率進行倍頻、分頻或混頻，獲得大量的離散頻率。其組成框圖如3-2所示。直接式頻率合成器頻率穩(wěn)定度高，頻率轉換時間短，頻率間隔小。但系統(tǒng)中需要用大量的混頻器、濾波器等，體積大，易產生過多雜散分量，而且成本高、安裝調試都比較困難。 晶振 諧波發(fā)生器 分頻器 倍頻器 混頻器 fOut2 fOut3 fOut1 圖3-2 直接式頻率合成 方案2：采用模擬鎖相式頻率合成器技術，通過環(huán)路分頻器降頻，將VCO的頻率降低，與參考頻率進行鑒相。優(yōu)點：可以得到任意小的頻率間隔；鑒相器的工作頻率不高，頻率變化范圍不大，較容易實現，帶內帶外噪聲和鎖定時間易于處理，頻率穩(wěn)定度與參考晶振的頻率穩(wěn)定度相同。缺點是分頻率的提高要通過增加循環(huán)次數來實現，電路超小型化和集成化比較復雜[2]。 方案3：采用數字鎖相環(huán)式頻率合成技術，由晶振、鑒頻/鑒相（FD/PD）、環(huán)路濾波器（LPF）、可變分頻器（÷N）和壓控振蕩器（VCO）組成。組成框圖如圖5-1所示。利用鎖相環(huán)，將VCO的輸出頻率鎖定在所需頻率上。此電路可以很好地選擇所需頻率信號，抑制雜散分量，并且避免了大量的濾波器，采用大規(guī)模的集成芯片，與前兩種方案相比可以簡化頻率合成部分的設計，有利于集成化和小型化。頻率合成采用大規(guī)模集成PLL芯片BU2614，VCO選用MC1648； 綜上所述，選擇方案3即采用大規(guī)模PLL芯片BU2614和其他芯片構成數字鎖相環(huán)式頻率合成器。 4 系統(tǒng)組成 根據要求設計信號發(fā)生器，輸出信號為正弦波。設計中采用鎖相環(huán)式的頻率合成技術，利用鎖相環(huán)，使輸出的正弦波頻率與晶體振蕩器的穩(wěn)定度一樣?？刂撇糠植捎脝纹瑱C來完成，利用數碼管對頻率進行顯示并對頻率值進行存儲。系統(tǒng)框圖如圖4-1所示 數碼顯示頻率 AT89C51 頻率合成器BU2614 低通濾波器 壓控振蕩器 鍵盤控制 頻率測量電路 輸出 存儲電路 圖4-1系統(tǒng)框圖 5 鎖相環(huán)介紹 5.1 鎖相環(huán)的概念 鎖相環(huán)是指使高頻振蕩器的頻率與基準頻率的整數倍頻率一致時所使用的電路。通?；鶞收袷幤鞫际褂镁w振蕩器，所以高頻振蕩的頻率穩(wěn)定度與晶體振蕩器相同。 5.2 鎖相環(huán)基本框圖 圖5-1是鎖相環(huán)的基本結構圖，由VCO、相位比較器、基準頻率振蕩器、環(huán)路濾波器所組成的。在這里用表示基準頻率振蕩器頻率，則表示VCO的頻率。當壓控振蕩器的頻率由于某種原因而發(fā)生變化時，必然相應地產生相位的變化。相位 利用低通濾波器把誤差信號變成直流電壓 比較與從而產生誤差信號PD 鑒相器 （PD） VCO（電壓控制振蕩器） 環(huán)路濾波器 基準振蕩頻率 振蕩頻率隨VR而變化 Ud(t) υC(t) UR(t) 0 圖5-1 PLL的基本結構圖 的變化在鑒相器中與參考晶體振蕩器的穩(wěn)定相位相比較，使鑒相器輸出一個與相位誤差成比例的誤差電壓分量υC(t)。υC(t)用來控制壓控振蕩器中的壓控元件參數，一般指的是變容二極管，而這壓控元件又是VCO振蕩回路的組成部分，結果壓控元件電容量的變化將VCO的輸出頻率又拉回穩(wěn)定值來。這樣，VCO的輸出頻率穩(wěn)定 度即由參考晶體振蕩器所決定。 由頻率與相位的關系可知，瞬時頻率與瞬時相位的關系是： ω（t）= (5.1) = + (5.2) 式中的為初始相位，為瞬時頻率。 由上面討論可知加到鑒相器的兩個振蕩信號的頻率差為： (5.3) 為參考晶體振蕩器的頻率， 壓控蕩頻率。 此時的瞬時相位差為 =　　　　+ (5.4) 當兩個振蕩器的頻率相等時它們的瞬時相位差是一個常數，即： = (5.5) Δω（t）= =0 (5.6) 亦即當兩個振蕩頻率相等時，有相位差，無頻率差[3]。 5.3 鑒相器的時序圖 當與 的關系為>。也就是VCO振蕩頻率低于時的狀態(tài)。此時相位比較器的輸出PD，如圖5-2所示，產生正脈沖信號，使VCO的振蕩頻率提高的信號。反之，當<是產生負脈沖。這一PD脈波信號經過回路濾波器的積分，便可 圖5-2相位/頻率比較器的動作 以得到直流電壓VR，可以控制VCO電路。由于控制電壓VR的變化，VCO振蕩頻率會提高。結果使得=在與的相位成為一致時，PD端子會成為高阻抗狀態(tài)，使PLL被鎖定(Lock)。 5.4 捕捉帶與通頻帶 壓控振蕩器本來處于失鎖狀態(tài)時，由于環(huán)路的作用，使壓控振蕩頻率逐漸向標準參考頻率靠近，靠近到一定程度后，環(huán)路即能進入鎖定。這一過程叫做捕捉過程。系統(tǒng)能捕捉最大的頻率失諧范圍稱為捕捉帶或捕捉范圍。 當環(huán)路已鎖定后，如果由于某種原因引起頻率變化，這種頻率變化反映為相位變化，則通過環(huán)路的作用，可使VCO的頻率和相位不斷跟蹤變化。這時環(huán)路即處于跟蹤狀態(tài)。環(huán)路所能保持跟蹤的最大失諧頻帶稱為同步帶，又稱為同步范圍或鎖定范圍。 6 單元電路的設計 6.1 壓控振蕩器 壓控振蕩就是在振蕩電路中采用壓控元件作為頻率控制器件。壓控器件一般是用變容二級管，它的電容量受到輸入電壓的控制，當輸入電壓變化，就引起了起振蕩頻率的變化。因此，壓控振蕩器事實是一種電壓——頻率變換器。它的特性可用瞬時振蕩頻率與控制電壓υC之間的關系曲線來表示，如圖6-1所示。圖上的中心頻率是在沒有外加控制電壓時的固有頻率。在一定范圍內，與υC之間是線性關系。在線性范圍內，這一線性可用下列方程來表示。 （t）=+KrυC(t) (6.1) Kr是特性曲線的斜率，稱為VCO的增益或靈敏度，量綱為rad/s.V,它表示單位電壓所引起的振蕩角頻率變化的大小。 ω0 O υC 圖6-1 壓控振蕩器的特性曲線 6.1.1 壓控振蕩器MC1648 MC1648是一個8引線雙列直插的器件，內部電路圖如圖6-2所示。壓控振蕩電路由芯片內部Q8、Q5、Q4、Q1、Q7和Q6，10腳和12腳外接LC諧振回路組成正反饋的正弦振蕩電路[4]，其振蕩頻率： （6.2） （6.3） 、分別為電感、電容大小，為變容二極管的電容量。 圖6-2 MC1648內部原理圖 6.1.2 壓控振蕩電路設計 圖6-3為壓控振蕩電路圖。壓控振蕩器主要由壓控振蕩芯片MC1648和變容二 圖6-3 壓控振蕩電路 極管MV209以及諧振回路構成。MC1648需要外接一個由電感和電容組成的并聯(lián)諧振回路[5]。為達到最佳工作性能，在工作頻率要求并聯(lián)諧振回路的QL≥100。電源采用＋5V 的電壓，振蕩器的輸出頻率隨加在變容二極管上的電壓大小變化而變化。通過切換電源來切換電感量，從而改變振蕩頻率。 6.1.3 變容二級管與開關二級管切換電路 ⑴ 變容二極管 變容二級管是一種特制的二級管，它的PN結電容變化范圍比較大，正常工作時，變容二級管加反相電壓，在其PN結上產生電荷存儲，于是相當于一個電容，當反向電壓改變時，變容二級管的結電容也發(fā)生相應的變化 [6]。 變容二級管的結電容CVD和外加反向偏壓UR的關系可用下式表示。 （6.4） UR 是加在變容二極管的反向電壓，CVD0為UR=0時 的結電容U0 是接觸電位差；n是電容變化系數。 ⑵ 電感切換電路 為了擴大頻率的帶寬，通過切換電源來切換電感。圖6-4是開關二級管切換頻段電路圖。當開S連接+5V時，開關二級管VD2截止，電感L1和L2相加，電感量較大，對應于低頻段VL；當S接向地時，VD2導通，L2被大電容2000pF短接，電感只剩下L1，電感量較小，對應于高頻段 [7]。 圖6-4 電感切換電路 6.2 鎖相環(huán)式頻率合成器的設計 6.2.1 BU2614的管腳圖與內部組成 BU2614為16管腳芯片，其管腳圖如圖6-5所示。管腳Xout與Xin為外接晶振管腳，一般接75KHz晶體，主要產生標準頻率和時鐘信號；CE、CLK和DA端分別為使能、時鐘和數據輸入端，PD為相位比較輸出。 圖6-5 BU2614管腳圖 BU2614是一種串行碼輸入的鎖相頻率合成器，它采用標準的I2C總路線結構，可以工作在整個FM波段，具有低噪聲、低功耗、高靈敏度的特點，并具有中頻檢測功能。 BU2614內部主要有相位比較器PD、可編程分頻器、參考分頻器、高穩(wěn)定晶體振蕩器及內部控制器組成。當單片機對BU2614送入一組數據， BU2614把接收到的數據與接收的信號頻率進行比較后輸出一個PD，該PD信號通過外部環(huán)路低通濾波后加在VCO上，通過VD的不斷調整使VCO振蕩頻率鎖定在與單片機送入數據相對應的頻率上，實現頻率鎖定。 在內部結構中，移位鎖存器作用是把單片機送來的32位串行數據送入鎖存器后進行串并轉換，其中16位控制可編程分頻器，3位控制參考分頻器，其余為內部控制字?？删幊谭诸l器按照16位數據的控制要求，把 focs振蕩頻率信號經過參考分頻之后的頻率信號fd與fr在PD中進行比較，當 fd不等于fr時由PD輸出電壓VD控制VCO，使 focs穩(wěn)定在確定頻率上。參考分頻器通過狀態(tài)字中R 0、R1、R2三位數據把高穩(wěn)定度振蕩器產生的75kHz標準頻率進行分頻?？奢敵?個固定頻率fr。PD把 fr和fd進行鑒相比較，PD的輸出為高電平，低電平及高阻三態(tài)輸出，通過外部LF實現鎖相。 6.2.2 輸入、輸出數據形式 BU2614的串行數據輸入靠CE、CLK和DA三個端子完成。時鐘信號、數據信號和使能信號邏輯關系如圖6-6所示。其中T1應大于15μs， T2大于2μs，時鐘寬度應大于1μs。數據和狀態(tài)字共32位，從低位到高位依次排列為：D0、D1……D 15 、 圖6-6 CLK、DATA、CE的邏輯關系 P0、P1、P2 、*、*、*、*、CT、R0、R1、R 2、S、PS、*、GT、TS。其中D0到D 15、表示可變分頻比的16位二進制數；*表示與控制不相關的位，可為1 或0；參考分頻器產生的標準頻率由R0、R1、R2三位數據控制，控制關系如表6-1所示。 表6-1 R0、R1、R2與標準頻率的關系 R0 R1 R2 標準頻率 0 0 0 25KHz 0 1 1 3.25 KHz 1 0 0 6.25 KHz 1 1 0 1 KHz 1 1 1 *PLL關閉 P0、P1、P2為輸出口控制數據，可使輸出通道打開或關閉。置0時為通道打開。S和PS可用于收音機中FM和AM的選擇。數據輸出由CD端輸出，此時CLK、CD與CE的邏輯關系與數據輸入類似，只不過CE要求為低電平。CT、GT等用于頻率測量與計數的控制。 6.2.3 BU2614的外圍電路工作原理 圖6-7 鎖相環(huán)控制電路圖 BU2614的外圍電路如圖6-7所示。5腳接收單片機的串行數據，該數據為12腳 反饋頻率FMOSC提供分頻系數N，內部標準頻率由串行數據位中的R0、R1、R2的取直確定。該設計選擇R0、R1、R2 為000或110。當頻率在25MHz到54MHz之間選擇標準頻率為1KHz，也就是R0、R1、R2為110；當頻率在54MHz到110MHz之間選擇標準頻率為25 KHz。所選擇的標準頻率與/N比較，在PD輸出相位比較信號，根據PD輸出端的狀態(tài)，從低通濾波器得到相應的直流電壓，該電壓直接控制壓控振蕩的變容二極管，從壓控振蕩輸出的頻率通過電容耦合反饋到BU2614中使環(huán)路鎖定。 6.3 低通濾波器 圖6-8 濾波電路圖 低通濾波器由三極管和RC電路組成，其電路圖如圖6-8所示。低通濾波器用于濾除鑒相器輸出的誤差電壓中高頻分量和瞬變雜散干擾信號，以獲得更純的控制電壓，提高環(huán)路穩(wěn)定性和改善環(huán)路跟蹤性能和噪聲性能。鎖相穩(wěn)頻系統(tǒng)是一個相位反饋系統(tǒng)，其反饋目的是使VCO的振蕩頻率由自有偏差的狀態(tài)逐步過渡到準確的標準值。而VCO如做調頻源用，其瞬時頻率總是偏離標準值的。振蕩器中心頻率不穩(wěn)主要由溫度、濕度、直流電源等外界因素引起，其變化是緩慢的，鎖相環(huán)路只對VCO平均中心頻率不穩(wěn)定所引起的分量（處于低通濾波器通帶之內）起作用，使其中心頻率鎖定在設定的頻率上。因此，輸出的調頻波的中心頻率穩(wěn)定度很高[8]。 6.4 電源切換電路設計 電源切換電路如圖6-9所示。此控制電路是用三級管和光偶來控制輸出的高低電平，使開關二級管截止或導通（見圖6-4），從而來切換電感量。當P3.0輸出高電平時，三極管導通，導致光偶導通，使輸出為低電平；當P3.0為低電平時，三極管截止，導致光偶截止，使輸出為高電平[9]。 圖6-9 電源切換電路 6.5 電源電路設計 電源電路如圖6-10所示，由于低通需要12V的工作電壓、MC1648、單片機、BU2614 圖6-10 電源電路 等工作電壓需要5V，所以變壓器的輸出只需要接地和15V，考慮到高頻信號產生電路和單片機共用一個電源會互相干擾，所以采取對單片機單獨供電。由變壓器出來的交流信號分別經過兩個L7812CV,一路直接接到低通和L7805CV；另一路L7812CV的輸出直接接到L7805CV，它的輸出單獨供給給單片機。在三端穩(wěn)壓管的輸入輸出端與地之間連接大容量的濾波電容，使濾掉紋波的效果更好，輸出的直流電壓更穩(wěn)定。接小容量高頻電容以抑制芯片自激，輸出引腳端連接高頻電容以減小高頻噪聲[10]。 6.6 存儲電路設計 6.6.1 AT24C02管腳介紹 AT24C02是美國ATMEL公司的低功耗CMOS串行EEPROM，它是內含256×8位存儲空間，具有工作電壓寬（2.5～5.5V）、擦寫次數多（大于10000次）、寫入速度快（小于10ms）等特點。 AT24C02的1、2、3腳是三條地址線，用于確定芯片的硬件地址。，第8腳和第4腳分別為正、負電源。第5腳SDA為串行數據輸入/輸出，數據通過這條雙向I2C總線串行傳送。第6腳SCL為串行時鐘輸入線。SDA和SCL都需要和正電源間各接一個5.1K的電阻上拉。第7腳需要接地。 I2C總線是一種用于I2C器件之間連接的二線制總線。它通過SDA（串行數據線）及SCL（串行時鐘線）兩根線在連到總線上的器件之間傳送信息，并根據地址識別每個器件：不管是單片機、存儲器、LCD驅動器還是鍵盤接口[11]。 6.6.2 I2C總線的特性 ⑴ I2C總線的基本結構　 采用I2C總線標準的單片機或I2C器件，其內部不僅有I2C接口電路，而且將內部各單元電路按功能劃分為若干相對獨立的模塊，通過軟件尋址實現片選，減少了器件片選線的連接。CPU不僅能通過指令將某個功能單元電路掛靠或摘離總線，還可對該單元的工作狀況進行檢測，從而實現對硬件系統(tǒng)的既簡單又靈活的擴展與控制。 ⑵ 雙向傳輸的接口特性　 傳統(tǒng)的單片機串行接口的發(fā)送和接收一般都各用一條線，而I2C總線則根據器件的功能通過軟件程序使其可工作于發(fā)送或接收方式。當某個器件向總線上發(fā)送信息時，它就是發(fā)送器(也叫主器件)，而當其從總線上接收信息時，又成為接收器(也叫從器件)。主器件用于啟動總線上傳送數據并產生時鐘以開放傳送的器件，此時任何被尋址的器件均被認為是從器件。I2C總線的控制完全由掛接在總線上的主器件送出的地址和數據決定。 總線上主和從(即發(fā)送和接收)的關系不是一成不變的，而是取決于此時數據傳送的方向。SDA和SCL均為雙向I/O線，通過上拉電阻接正電源。當總線空閑時，兩根線都是高電平。連接總線的器件的輸出級必須是集電極或漏極開路，以具有線“與”功能。I2C總線的數據傳送速率在標準工作方式下為100kbit/s，在快速方式下，最高傳送速率可達400kbit/s。 ⑶ I2C總線上的時鐘信號　 在I2C總線上傳送信息時的時鐘同步信號是由掛接在SCL時鐘線上的所有器件的邏輯“與”完成的。SCL線上由高電平到低電平的跳變將影響到這些器件，一旦某個器件的時鐘信號下跳為低電平，將使SCL線一直保持低電平，使SCL線上的所有器件開始低電平期。此時，低電平周期短的器件的時鐘由低至高的跳變并不能影響SCL線的狀態(tài)，于是這些器件將進入高電平等待的狀態(tài)。 當所有器件的時鐘信號都上跳為高電平時，低電平期結束，SCL線被釋放返回高電平，即所有的器件都同時開始它們的高電平期。其后，第一個結束高電平期的器件又將SCL線拉成低電平。這樣就在SCL線上產生一個同步時鐘?？梢姡瑫r鐘低電平時間由時鐘低電平期最長的器件確定，而時鐘高電平時間由時鐘高電平期最短的器件確定。 ⑷ 數據的傳送　 在數據傳送過程中，必須確認數據傳送的開始和結束。當時鐘線SCL為高電平時，數據線SDA由高電平跳變?yōu)榈碗娖蕉x為“開始”信號；當SCL線為高電平時，SDA線發(fā)生低電平到高電平的跳變?yōu)椤敖Y束”信號。開始和結束信號都是由主器件產生。在開始信號以后，總線即被認為處于忙狀態(tài)；在結束信號以后的一段時間內，總線被認為是空閑的。 I2C總線的數據傳送格式是：在I2C總線開始信號后，送出的第一個字節(jié)數據是用來選擇從器件地址的，其中前7位為地址碼，第8位為方向位(R/W)。方向位為“0”表示發(fā)送，即主器件把信息寫到所選擇的從器件；方向位為“1”表示主器件將從從器件讀信息。開始信號后，系統(tǒng)中的各個器件將自己的地址和主器件送到總線上的地址進行比較，如果與主器件發(fā)送到總線上的地址一致，則該器件即為被主器件尋址的器件，其接收信息還是發(fā)送信息則由第8位(R/W)確定。 在I2C總線上每次傳送的數據字節(jié)數不限，但每一個字節(jié)必須為8位，而且每個傳送的字節(jié)后面必須跟一個認可位（第9位），也叫應答位（ACK）。每次都是先傳最高位，通常從器件在接收到每個字節(jié)后都會作出響應，即釋放SCL線返回高電平，準備接收下一個數據字節(jié)，主器件可繼續(xù)傳送。如果從器件正在處理一個實時事件而不能接收數據時，（例如正在處理一個內部中斷，在這個中斷處理完之前就不能接收I2C總線上的數據字節(jié)）可以使時鐘SCL線保持低電平，從器件必須使SDA保持高電平，此時主器件產生1個結束信號，使傳送異常結束，迫使主器件處于等待狀態(tài)。當從器件處理完畢時將釋放SCL線，主器件繼續(xù)傳送。 當主器件發(fā)送完一個字節(jié)的數據后，接著發(fā)出對應于SCL線上的一個時鐘（ACK）認可位，在此時鐘內主器件釋放SDA線，一個字節(jié)傳送結束，而從器件的響應信號將SDA線拉成低電平，使SDA在該時鐘的高電平期間為穩(wěn)定的低電平。從器件的響應信號結束后，SDA線返回高電平，進入下一個傳送周期。 ⑸ 總線競爭的仲裁　 總線上可能掛接有多個器件，有時會發(fā)生兩個或多個主器件同時想占用總線的情況。例如，多單片機系統(tǒng)中，可能在某一時刻有兩個單片機要同時向總線發(fā)送數據，這種情況叫做總線競爭。I2C總線具有多主控能力，可以對發(fā)生在SDA線上的總線競爭進行仲裁，其仲裁原則是這樣的：當多個主器件同時想占用總線時，如果某個主器件發(fā)送高電平，而另一個主器件發(fā)送低電平，則發(fā)送電平與此時SDA總線電平不符的那個器件將自動關閉其輸出級?？偩€競爭的仲裁是在兩個層次上進行的。首先是地址位的比較，如果主器件尋址同一個從器件，則進入數據位的比較，從而確保了競爭仲裁的可靠性。由于是利用I2C總線上的信息進行仲裁，因此不會造成信息的丟失。 6.6.3 存儲電路的設計 存儲電路如圖6-11所示，由于A0、A1、A2沒有被AT24C02使用，所以它們可以不接或直接接VSS、VCC。WP接到VSS表示一般存儲器的操作使能，即允許讀和寫整個存儲器，如果接到VCC寫操作禁止，整個存儲器是寫保護，讀操作不受影響，在此把WP接VSS。因為SDA是一個雙向的地址和數據傳送端口，它是開漏極的端口，因此必須接一個上拉電阻到VCC。它讀寫操作是通過單片機的控制來實現的[12]。 VCC VCC 圖6-11 存儲電路 6.7電子控制單元電路（ECU） ECU是控制系統(tǒng)的核心，其作用是對輸入的信號進行檢測、運算處理和邏輯判斷，根據預先存儲的控制程序和試驗數據，向各執(zhí)行器發(fā)出控制指令，控制各執(zhí)行器的工作。 89C51是控制系統(tǒng)內部的主要部分，它是整個控制系統(tǒng)的處理單元，AT89C51是一種帶4K字節(jié)可編程可擦除只讀存儲器的低電壓，高性能CMOS 8位微處理器，俗稱單片機。該器件采用ATMEL高密度非易失存儲器制造技術制造，與工業(yè)標準的MCS-51 指令集和輸出管腳相兼容。由于將多功能8位CPU和閃爍存儲器組合在單個芯片中，ATMEL的AT89C51是一種高效微控制器，為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案[13]。 6.7.1 89C51單片機的管腳說明 ⑴ VCC：供電電壓（5V） GND：接地 P0口：P0口為一個8位漏級開路雙向I/O口。當P1口的管腳第一次寫1時，被定義為高阻輸入。P0能夠用于外部程序數據存儲器，它可以被定義為數據/地址的低八位。在FIASH編程時，P0口作為原碼輸入口，當FIASH進行校驗時，P0輸出原碼，此時P0外部必須被拉高。 圖6-12 MCS-51的引腳 P1口：P1口是一個內部提供上拉電阻的8位雙向I/O口。P1口管腳寫入1后，被內部上拉為高，可用作輸入，P1口被外部下拉為低電平時，將輸出電流，這是由于內部上拉的緣故。在FLASH編程和校驗時，P1口作為低八位地址接收。 P2口：P2口為一個內部上拉電阻的8位準雙向I/O口。當P2口被寫“1”時，其管腳被內部上拉電阻拉高，且作為輸入。并因此作為輸入時，P2口的管腳被外部拉低，將輸出電流。這是由于內部上拉的緣故。P2口當用于外部程序存儲器或16位地址外部數據存儲器進行存取時，P2口輸出地址的高八位。P2口在FLASH編程和校驗時接收高八位地址信號和控制信號。 P3口：P3口管腳是8個帶內部上拉電阻的準雙向I/O口。當P3口寫入“1”后，它們被內部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流這是由于上拉的緣故。 P3口也可作為AT89C51的一些特殊功能口，如下所示： P3口管腳備選功能 P3.0 RXD（串行輸入口） P3.1 TXD（串行輸出口） P3.2 /INT0（外部中斷0） P3.3 /INT1（外部中斷1） P3.4 T0（記時器0外部輸入） P3.5 T1（記時器1外部輸入） P3.6 /WR（外部數據存儲器寫選通） P3.7 /RD（外部數據存儲器讀選通） RST：復位輸入。要保持RST腳兩個機器周期的高電平時間。當8051通電，時 鐘電路開始工作，系統(tǒng)即初始復位。常見復位電路如圖6-13所示。 圖6-13 復位電路 ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的低位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時，ALE端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的1/6。 /PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次/PSEN有效。但在訪問外部數據存儲器時，這兩次有效的/PSEN信號將不出現。 /EA/VPP：當/EA保持低電平時，則在此期間外部程序存儲器（0000H-FFFFH），不管是否有內部程序存儲器。當/EA端保持高電平時，此間內部程序存儲器。在FLASH編程期間，此引腳也用于施加5V編程電源（VPP）。 XTAL1：反向振蕩放大器的輸入及內部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出。 ⑵ 振蕩器特性： XTAL1和XTAL2分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內振蕩器。石晶振蕩和陶瓷振蕩均可采用。如采用外部時鐘源驅動器件，XTAL2應不接。有余輸入至內部時鐘信號要通過一個二分頻觸發(fā)器，因此對外部時鐘信號的脈寬無圖 任何要求，但必須保證脈沖的高低電平要求的寬度。 ⑶ MCS-51單片機的內部結構如圖6-14所示。 89C51單片機包含中央處理器、程序存儲器(ROM)、數據存儲器(RAM)、定時/計數器、并行接口、串行接口和中斷系統(tǒng)等幾大單元及數據總線、地址總線和控制總線等三大總線[14]。 ① 中央處理器 中央處理器(CPU)是整個單片機的核心部件，是8位數據寬度的處理器，能處理8位二進制數據或代碼，CPU負責控制、指揮和調度整個單元系統(tǒng)協(xié)調的工作，完成 6-14 MCS-51內部結構 運算和控制輸入輸出功能等操作。 ② 數據存儲器（RAM） 89C51內部有128個8位用戶數據存儲單元和128個專用寄存器單元，它們是統(tǒng)一編址的，專用寄存器只能用于存放控制指令數據，用戶只能訪問，而不能用于存放用戶數據，所以，用戶能使用的的RAM只有128個，可存放讀寫的數據，運算的中間結果或用戶定義的字型表。 ③ 程序存儲器 89C51共有4096個E2PROM，用于存放用戶程序，原始數據或表格。 ④ 定時/計數器 ???89C51有兩個16位的可編程，以實現定時或計數產生中斷用于控制程序轉向。 ⑤ 并行輸入輸出口 ?89C51共有4組8位I/O口(P0、 P1、P2或P3)，用于對外部數據的傳輸。 ⑥ 全雙工串行口 89C51內置一個全雙工串行通信口，用于與其它設備間的串行數據傳送，該串行口既可以用作異步通信收發(fā)器，也可以當同步移位器使用。 ⑦ 中斷系統(tǒng) 89C51具備較完善的中斷功能，有兩個外中斷、兩個定時/計數器中斷和一個串行中斷，可滿足不同的控制要求，并具有2級的優(yōu)先級別選擇。 ⑧ 時鐘電路? 89C51內置最高頻率達12MHz的時鐘電路，用于產生整個單片機運行的脈沖時序，但89C51單片機需外置振蕩電容。 單片機的結構有兩種類型，一種是程序存儲器和數據存儲器分開的形式，即哈佛(Harvard)結構，另一種是采用通用計算機廣泛使用的程序存儲器與數據存儲器合二為一的結構，即普林斯頓(Princeton)結構。INTEL的MCS-51系列單片機采用的是哈佛結構的形式 。 6.8 頻率測量顯示電路 顯示電路如圖6-15所示[15]。由于鎖相環(huán)產生正弦波的頻率較高，無法用單片機直接來測量它的頻率，必須先用高速分頻器來對它進行分頻，使它降低到單片機的測量范圍之內。但又考慮到性價比的問題，可直接用頻率合成器BU2614的控制字和分頻比來送給單片機顯示。當控制字是8600H時，也就是R0、R1、R2為000時，選擇步進為1K的標準頻率，頻率范圍從25MHz到54MHz，根據 (6.5) N是分頻比，為輸入BU2614的頻率， 為標準信號源頻率 可計算出分頻比的范圍： (6.6) (6.7) 轉化成十六進制的變化范圍是從61A8H到D2F0H。當控制字是8000H時，R0、R1、R2為110時，步進為25KHz標準頻率，頻率從54 MHz 到110MHz，根據上面的公式可得分頻數從0870H到1130H。送顯示的時候可把它的分頻數乘于所選擇的標準頻率，然后進行BCD碼轉換，再送給單片機處理。 分頻比可通過按鍵來調整。設置四個按鍵，分別是加一、加十、減一、減十。當需要選擇較大調整時，可選擇加十或減十；當需要較小范圍調整時，可選擇加一或減一。 圖6-15 顯示電路 7 軟件設計 7.1軟件分析 本設計軟件的主要作用是用來控制BU2614、存儲器AT24C02以及頻率的顯示。 因為輸出正弦波的頻帶范圍較寬，又考慮到精確度的要求，當步進為1KHz、控制字為FFFFH時，輸出頻率的最大值只能為65.536MHz，所以為了達到更高的頻率，又能提高精確度，必須選擇兩種不同的標準頻率。以54MHz為分界點，當低于54MHz時，選擇以1KHz為步進，當高54MHz時，選擇以25KHz為步進。當控制字為8600H時，分頻數乘于1KHz；當控制字為8000H時，分頻數乘于25KHz。因為分頻數乘于標準頻率化成BCD碼以后占用的字節(jié)數不同，所以要調用兩個不同的顯示單元。調整頻率時，可通過按鍵來實現，根據調用不同的子程序可以完成分頻比加一、加十、減一、減十，當復位鍵按下時，顯示的頻率為50MHz。每次判斷有按鍵按下時重新調用存儲，寫入新的數據，以防掉電時重新復位。軟件流程圖如圖7-1、7-2所示。 高頻段 初始化 化 清屏 低頻段 P2.7清0 P2.7置1 寫B(tài)U2614 寫B(tài)U2614 調用顯示2 調用顯示1 調用存儲 判斷按鍵是否按下 執(zhí)行相應按鍵的功能 是 否 高頻段還是低頻段 圖7-1主流程圖 按鍵是否按下 判斷哪個 按鍵按下 是 否 按鍵1 按鍵2 按鍵3 按鍵4 加1 加10 減10 減1 寫B(tài)U2614 調用顯示 把值寫入24C02 圖7-2 按鍵流程圖 8 測試結果 統(tǒng)調以后，用示波器可測量出各個頻率值與相對應的電壓值，由于考慮到正弦波的頻帶寬不能一一列出，這里測出以10MHz為步長,從25MHz到105MHz的9個測試頻率點。從表8-1測試結果可以得出，在65MHz的時候電壓值最大，也就是在這個頻率點的時候Q值最大。 表8-1頻率與電壓的對應關系(頻率單位MHz) 理想頻率 25 35 45 55 65 75 85 95 105 測得頻率 24.6 34.7 45.2 55.3 65.3 75.4 85.5 95.4 105.5 電壓(V) 1.29 1.42 1.52 1.68 2.00 1.50 0.95 0.65 0.45 9 結論 由于晶體振蕩器單頻點的局限性，難于滿足多頻點的要求。本設計為了修正石英晶體振蕩器的不足，運用鎖相環(huán)來產生一個高穩(wěn)定度、高精確度、多頻點的正弦波信號。產生的正弦波信號可應用于調頻、解調、通信、電視等領域。 本設計的優(yōu)點是，通過切換電感可擴大鎖相環(huán)的帶寬，實現25MHz到110MHz可調的頻率，結果滿足設計要求。 此設計調試比較困難，要求經過低通濾波以后的直流電壓穩(wěn)定性較好,如果不穩(wěn)定會造成壓控振蕩輸出頻率抖動。通過對低通中的RC值反復嘗試發(fā)現，如果C太小，會造成經過低通以后的直流電壓有紋波成分；如果C太大，會造成了充放電的時間過長，低通濾波的變化速度跟不上PD信號變化的速度，導致壓控振蕩輸出頻率變化特別緩慢。要實現設計要求中的任務，使壓控振蕩輸出頻率在25MHz到110MHz之間可變，就必須調整電感和電容的大小。電路中的高頻信號容易受到干擾，如果單片機與其它電路共用一個電源的話，會對單片機造成干擾；測試的時候不同的接地測出來的波形有較大差別，而且測試端的引線太長，會造成高頻輻射而使波形失真。為了避免這種情況，一般連接線都用屏蔽線。此電路應用范圍廣泛，日常生活中的很多地方都有它的應用。如無線數據的收發(fā)，收音機等。隨著無線通信技術的發(fā)展，PLL信號源的應用也會越來越廣泛。 參考文獻 [1] 鈴木憲次.高頻電路的設計與制作，第1版，科學出版社，2005年,103-108. [2] 萬天才.一種鎖相式頻率合成器的設計，微電子學，1999年，第3期，208. [3] 張肅文，陸兆熊.高頻電子線路，第3版，高等教育出版社，2004年，616-652. [4] 黃智偉，王彥，陳文光.全國大學生電子設計競賽訓練教程，第1版，電子工業(yè)出版社，2005年，304-314. [5] 全國大學生電子設計競賽組委會.第五屆全國大學生電子設計競賽獲獎作品選編第1版，北京理工大學出版社，2005年，10-17. [6] 周興華.變容二極管和電調諧，電子世界，2000年，第6期，54. [7] 徐守堂，楊志民，徐大誠.電視接收技術，第1版，西安電子科技大學出版社，2003年，74. [8] 康華光，陳大欽.電子技術基礎，第4版，高等教育出版社，2003年，447. [9] 稻葉保.模擬技術應用技巧101例，第1版，科學出版社，2006年，3. [10] WU Xunwei,HANG Guoqiang,Massoud Pedram. Low power DC circuits employing AC power supply, SCIENCE IN CHINA (INFORMATION SCIENCES), 2002 Vol.45 No.3, 232. [11] 鄭儉鋒.I2C總線的控制與實現，電子設計應用，2004年，第7期，65. [12] 張俊謨.MCS-51和80C51系列單片機，電子世界，2001年，第8期，30. [13] 李廣弟，朱月秀，王秀山.單片機基礎，第2版，北京航空航天大學出版社，2001年，13-71. [14] 梅麗風，王艷秋，張軍,et.單片機原理及接口技術，第1版，清華大學出版社，2004年，296-323. [15] 吳金戌，沈慶陽，郭庭吉.8051單片機實踐與應用，第1版，清華大學出版社，2002年，147-167. 致 謝 畢業(yè)設計意味著我大學四年的學習生活即將結束，從此我將踏上新的人生征途，進入一個新的工作崗位，開始一段新的生活。在此，我要感謝在我做畢業(yè)設計期間幫助過我的老師。 首先我要感謝我的畢業(yè)設計指導老師李杰的大力幫助和支持。在做畢業(yè)設計的過程中，李老師給我提出了很多寶貴的具有建設性的意見。從一開始題目的講解，到簡單的查找資料，到程序的設計及調試，再到后期元器件的買件、制作，李老師不厭其煩、盡心盡力的幫助我。還要感謝胡建明老師給予的幫助，在做畢業(yè)設計期間提供實驗室，還幫助我解決許多難題。在此期間，李老師和胡老師淵博的知識，樂觀的人生態(tài)度，無時無刻不在影響著我，教我學到了很多做人的道理，這將使我受益終生。同時，此次畢業(yè)設計也是對我的綜合素質的一種鍛煉和培養(yǎng)，使之能更加耐心、細致、謹慎、科學地思考遇到的難題，同時鍛煉了創(chuàng)新能力。 我還要感謝在畢業(yè)設計期間幫助過我的同學，在我最需幫助的時候，是他們無私的幫助解決了我的實際困難。 同時，我要感謝我的母?！旖蚬こ處煼秾W院，大學四年，這里給我留下了美好的回憶。特別是在我即將踏上工作崗位的同時，給了我這樣一個鍛煉的機會，使我加深了對以前知識的理解，拓寬了知識面，也提高了我對所學知識的綜合的應用能力。祝愿母校的將來更美好。 最后，我要再一次感謝所有在此期間幫助過我的人，我衷心的祝福你們！ 附錄１：程序 頻率顯示與存儲程序 ;30H,31H,32H,33H為BU2614所用 ;34H-39H ;50h-57h VSDA EQU P3.2 ; EEPROM數據傳送口 VSCL EQU P3.1 ; EEPROM時鐘傳送口 SLA EQU 6AH ; EEPROM器件尋址字節(jié)存放單元 NUMBYT EQU 6BH ; EEPROM傳送字節(jié)數存放單元 MTD EQU 70H ; EEPROM發(fā)送數據緩沖單元 MRD EQU 6CH ; EEPROM讀出數據存放單元 SLAW EQU 0A0H ; EEPROM尋址字節(jié)寫 SLAR EQU 0A1H ; EEPROM尋址字節(jié)讀 ORG 0000H AJMP START ORG 0030H START: MOV SP,#80H MOV R4,#08H ;顯示緩沖區(qū)清零 MOV R0,#50H CLEAR: MOV @R0,#00H INC R0 DJNZ R4,CLEAR MOV P1,#0F0H LCALL VIICREAD ;MOV 30H,#0A8h ; MOV 31H,#61H ;MOV 32H,#00H ;MOV 33H,#86H MOV A,33H XRL A,#86H JZ CLRP27 SETB P2.7 AJMP DCZ CLRP27: CLR P2.7 DCZ: LCALL PUTBIT ANJIAN: JNB P3.3,DOU1 JNB P3.4,DOU1 JNB P3.5,DOU1 JNB P3.6,DOU1 NOP MOV A,33H XRL A,#86H JZ DD AJMP GG DD: LCALL DISP1 AJMP NET GG: LCALL DISP2 NET: LCALL DELAY LJMP ANJIAN DOU1: LCALL DELAY JNB P3.3,JIAYI0 JNB P3.4,JIASHI0 JNB P3.5,JIANYI0 JNB P3.6,JIANSHI0 LJMP ANJIAN JIAYI0: AJMP JIAYI JIASHI0: AJMP JIASHI JIANYI0: AJMP JIANYI JIANSHI0: AJMP JIANSHI JIAYI: MOV A,33H XRL A,#86H JZ DD1 AJMP GG1 DD1: LCALL DISP1 LCALL DISP1 AJMP NET1 GG1: LCALL DISP2 LCALL DISP2 NET1: MOV A,33H XRL A,#86H JZ CLRP271 SETB P2.7 AJMP DCZ1 CLRP271: CLR P2.7 DCZ1: MOV A,33H XRL A,#86H JZ DIJIAYI AJMP GAOJIAYI DIJIAYI: MOV A,31H CLR C SUBB A,#0D2H ;DIGAO JC JIA1 MOV A,30H CLR C SUBB A,#0F0H JC JIA1 SETB P2.7 MOV 30H,#08H MOV 31H,#070H MOV 32H,#00H MOV 33H,#80H LCALL PUTBIT LCALL VIICWRITE AJMP ANJIAN JIA1: CLR C MOV A,30H ADD A,#05H MOV 30H,A MOV A,31H ADDC A,#00H MOV 31H,A LCALL PUTBIT LCALL VIICWRITE AJMP ANJIAN GAOJIAYI: MOV A,31H CLR C SUBB A,#12H ;GAOGAO JC JIA2 MOV A,30H CLR C SUBB A,#0C0H JC JIA2 AJMP ANJIAN JIA2: CLR C MOV A,30H ADD A,#05H MOV 30H,A MOV A,31H ADDC A,#00H MOV 31H,A LCALL PUTBIT LCALL VIICWRITE AJMP ANJIAN JIASHI: MOV A,33H XRL A,#86H JZ DD2 AJMP GG2 DD2: LCALL DISP1 LCALL DISP1 AJMP NET2 GG2: LCALL DISP2 LCALL DISP 2 NET2: MOV