微電子學(xué)概論

1、微機(jī)電系統(tǒng),Micro-Electro-MechanicalSystems,引言,信息系統(tǒng)微型化系統(tǒng)體積大大減小性能、可靠性大幅度上升功耗和價(jià)格大幅度降低信息系統(tǒng)的目標(biāo)：微型化和集成化微電子解決電子系統(tǒng)的微型化非電子系統(tǒng)成為整個(gè)系統(tǒng)進(jìn)一步縮小的關(guān)鍵,微機(jī)電系統(tǒng)/微電子機(jī)械系統(tǒng)Micro-Electro-MechanicalSystems微機(jī)械：Micro-machine微系統(tǒng)：Micro-Sys。

2、集成電路制造工藝,CMOS集成電路制造工藝,上一次課的主要內(nèi)容,從原始硅片到封裝測(cè)試前的關(guān)鍵工藝 圖形轉(zhuǎn)換：將設(shè)計(jì)在掩膜版(類(lèi)似于照相底片)上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上。 工藝：光刻、刻蝕 摻雜：根據(jù)設(shè)計(jì)的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等 工藝：擴(kuò)散，離子注入 ，退火 薄膜制備：制作各種材料的薄膜 工藝：氧化，化學(xué)氣相淀積，物理氣相淀積,工藝集成,工藝集成：組合工藝，制備不同。

3、系統(tǒng)芯片(SOC)技術(shù),世界集成電路設(shè)計(jì)技術(shù)發(fā)展現(xiàn)狀,世界集成電路加工工藝水平為0.13微米，正在向0.09微米、12英寸加工工藝過(guò)渡 系統(tǒng)芯片（System-on-Chip）正在成為集成電路產(chǎn)品的主流 超大規(guī)模集成電路IP復(fù)用（IP Reuse）和硬軟件協(xié)同設(shè)計(jì)水平日益提高 集成電路設(shè)計(jì)業(yè)、制造業(yè)、封裝業(yè)三業(yè)并舉，相對(duì)游離 設(shè)計(jì)工具落后于設(shè)計(jì)水平,SOC-擺脫IC設(shè)計(jì)困境的途徑,功能越來(lái)越復(fù)雜。

4、集成電路設(shè)計(jì)II,分層分級(jí)設(shè)計(jì)思想 設(shè)計(jì)信息描述方法 圖形描述 語(yǔ)言描述 IC設(shè)計(jì)流程 （TOPDOWN） 系統(tǒng)功能設(shè)計(jì) 邏輯和電路設(shè)計(jì) 版圖設(shè)計(jì),上次課內(nèi)容,OUTLINE,集成電路設(shè)計(jì)特點(diǎn)及設(shè)計(jì)信息描述 典型設(shè)計(jì)流程 集成電路的設(shè)計(jì)規(guī)則和全定制設(shè)計(jì)方法 專(zhuān)用集成電路的設(shè)計(jì)方法 幾種集成電路設(shè)計(jì)方法的比較 可測(cè)性設(shè)計(jì)技術(shù),種類(lèi)繁多的集成電路,集成電路設(shè)計(jì)中要考慮的因素,衡量集成電路設(shè)計(jì)是否。

5、集成電路制造工藝,雙極集成電路制造工藝,上一次課的主要內(nèi)容,CMOS集成電路工藝流程,N型(100)襯底的原始硅片,NMOS結(jié)構(gòu) PMOS結(jié)構(gòu),P阱(well),隔離,閾值調(diào)整注入,柵氧化層和多晶硅柵,NMOS管源漏注入 PMOS管源漏注入,接觸和互連,LOCOS隔離 開(kāi)槽回填隔離,制作埋層（減小集電極串聯(lián)電阻） 初始氧化，熱生長(zhǎng)厚度約為5001000nm的氧化層（隱埋擴(kuò)散的掩蔽層）。

6、第 五 章集成電路設(shè)計(jì),集成電路設(shè)計(jì)與制造的主要流程框架,集成電路的設(shè)計(jì)過(guò)程： 設(shè)計(jì)創(chuàng)意 + 仿真驗(yàn)證,設(shè)計(jì)業(yè),引 言,半導(dǎo)體器件物理基礎(chǔ)：包括PN結(jié)的物理機(jī)制、雙極管、MOS管的工作原理等 器件 小規(guī)模電路 大規(guī)模電路 超大規(guī)模電路 甚大規(guī)模電路 電路的制備工藝：光刻、刻蝕、氧化、離子注入、擴(kuò)散、化學(xué)氣相淀積、金屬蒸發(fā)或?yàn)R射、封裝等工序 集成電路設(shè)計(jì)：另一重要環(huán)節(jié)，最能反映人的能動(dòng)性 結(jié)。

7、集成電路制造工藝,雙極集成電路制造工藝,上一次課的主要內(nèi)容,CMOS集成電路工藝流程,N型(100)襯底的原始硅片,NMOS結(jié)構(gòu) PMOS結(jié)構(gòu),P阱(well),隔離,閾值調(diào)整注入,柵氧化層和多晶硅柵,NMOS管源漏注入 PMOS管源漏注入,接觸和互連,LOCOS隔離 開(kāi)槽回填隔離,制作埋層（減小集電極串聯(lián)電阻） 初始氧化，熱生長(zhǎng)厚度約為5001000nm的氧化層（隱埋擴(kuò)散的掩蔽層）。

8、1,微電子學(xué)概論 張 興 北京大學(xué)微電子學(xué)研究所,2,參考書(shū)：微電子學(xué)概論,張興/黃如/劉曉彥 北京大學(xué)出版社 2000年1月,3,本課程的目的,什么是微電子學(xué)和微電子學(xué)是研究什么的； 對(duì)微電子學(xué)的發(fā)展歷史、現(xiàn)狀和未來(lái)有一個(gè)比較清晰的認(rèn)識(shí)； 初步掌握半導(dǎo)體物理、半導(dǎo)體器件物理、集成電路工藝、集成電路設(shè)計(jì)、集成電路CAD方法、MEMS技術(shù)等基本概念，對(duì)微電子學(xué)的整體有一個(gè)比較全面的認(rèn)識(shí)。,4,主 要。

9、下一頁(yè) 上一頁(yè) 下一頁(yè) 上一頁(yè) OUTLINE 納米技術(shù)概述 納米半導(dǎo)體材料 碳納米管和半導(dǎo)體納米線(xiàn) 量子點(diǎn)和量子線(xiàn) 納電子器件 單電子晶體管 分子結(jié)器件 場(chǎng)效應(yīng)晶體管 邏輯器件及其電路 下一頁(yè) 上一頁(yè) 什么是納米科技 納米科學(xué)是研究在 千萬(wàn)分之一米 到 億分之一米 (10-9米 )內(nèi)，原子、分 子和其它類(lèi)型物質(zhì)的運(yùn)動(dòng)和變化的規(guī) 律； 利用這些規(guī)律，在這一尺度范圍 內(nèi)對(duì)原子、分子。

10、下一頁(yè) 上一頁(yè) 下一頁(yè) 上一頁(yè) OUTLINE 納米技術(shù)概述 納米半導(dǎo)體材料 碳納米管和半導(dǎo)體納米線(xiàn) 量子點(diǎn)和量子線(xiàn) 納電子器件 單電子晶體管 分子結(jié)器件 場(chǎng)效應(yīng)晶體管 邏輯器件及其電路 下一頁(yè) 上一頁(yè) 什么是納米科技 納米科學(xué)是研究在 千。

11、下一頁(yè) 上一頁(yè) 集成電路制造工藝 CMOS集成電路制造工藝 下一頁(yè) 上一頁(yè) 上一次課的主要內(nèi)容 從原始硅片到封裝測(cè)試前的關(guān)鍵工藝 圖形轉(zhuǎn)換： 將設(shè)計(jì)在掩膜版 類(lèi)似于照相底片 上的圖 形轉(zhuǎn)移到半導(dǎo)體單晶片上。 工藝：光刻刻蝕 摻雜： 根據(jù)設(shè)計(jì)。

12、1,微電子學(xué)概論 張 興 北京大學(xué)微電子學(xué)研究所,2,參考書(shū)：微電子學(xué)概論,張興黃如劉曉彥 北京大學(xué)出版社 2000年1月,3,本課程的目的,什么是微電子學(xué)和微電子學(xué)是研究什么的； 對(duì)微電子學(xué)的發(fā)展歷史現(xiàn)狀和未來(lái)有一個(gè)比較清晰的認(rèn)識(shí)； 初步。

13、下 一 頁(yè)上 一 頁(yè) 下 一 頁(yè)上 一 頁(yè) 光 電 子 器 件v光 電 子 器 件 ： 光 子 和 電 子 共 同 作 用的 半 導(dǎo) 體 器 件發(fā) 光 器 件 ： 將 電 能 轉(zhuǎn) 換 為 光 能v發(fā) 光 二 極 管 Light Emitt。

14、下 一 頁(yè)上 一 頁(yè) 半導(dǎo)體器件物理基礎(chǔ)MOS場(chǎng) 效 應(yīng) 晶 體 管 下 一 頁(yè)上 一 頁(yè) 場(chǎng) 效 應(yīng) 管 與 晶 體 管 的 區(qū) 別晶 體 管 是 電 流 控 制 元 件 ； 場(chǎng) 效 應(yīng) 管 是 電 壓 控 制 元 件 。晶 體 管 參。

15、下 一 頁(yè)上 一 頁(yè) 集 成 電 路 制 造 工 藝 下 一 頁(yè)上 一 頁(yè) 制 造 業(yè) 芯 片 制 造 過(guò) 程由 氧 化 淀 積 離 子 注 入 或 蒸發(fā) 形 成 新 的 薄 膜 或 膜 層曝 光刻 蝕硅 片 測(cè) 試 和 封 裝用 掩 膜。